新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于PDM的D/A轉(zhuǎn)換技術(shù)

基于PDM的D/A轉(zhuǎn)換技術(shù)

——
作者:王蓮蓮 鄒麗新 齊郾琴 時(shí)間:2006-10-27 來源:現(xiàn)代電子技術(shù) 收藏
1 引言

在數(shù)字信號(hào)處理中,常常需要將多位數(shù)字信號(hào)轉(zhuǎn)化為一位數(shù)字信號(hào)。例如,在通信領(lǐng)域,接收器接收到經(jīng)過編碼的數(shù)字語音信號(hào),需將他轉(zhuǎn)化為模擬信號(hào),即將原來的模擬語音信號(hào)復(fù)原。經(jīng)過編碼的語音信號(hào),通常是多位的比特流。因此,如何將多位比特流轉(zhuǎn)化為模擬語音信號(hào),便成為保證通信質(zhì)量的關(guān)鍵。又如,在一些控制電路中,控制信號(hào)是經(jīng)過計(jì)算生成的多位數(shù)字信號(hào),而這些數(shù)字信號(hào)必須轉(zhuǎn)化為模擬信號(hào)才能對(duì)電路進(jìn)行控制。因此,如何將多位數(shù)字信號(hào)轉(zhuǎn)化為符合實(shí)際要求的模擬信號(hào),則成為控制電路設(shè)計(jì)者最關(guān)心的問題。

在傳統(tǒng)的電路設(shè)計(jì)中,面對(duì)上述問題時(shí),通常選擇使用由多個(gè)分離的電子元器件組成的器,有時(shí)我們也稱他為靜態(tài)器。但是由于靜態(tài)器的組成結(jié)構(gòu),決定了他在系統(tǒng)中,必須占用一定的空間及消耗一定量的功率。于是在那些要求攜帶方便的系統(tǒng)方案中,靜態(tài)D/A轉(zhuǎn)換器就不得不被替換掉[1]。

于是人們選擇所謂“數(shù)字基礎(chǔ)”的D/A轉(zhuǎn)換器。而用于數(shù)字D/A轉(zhuǎn)換的方法有2種:(P ulse Width Modulation)脈沖寬度和PDM(Pulse Density Modulation)脈沖密度。這種數(shù)字D/A轉(zhuǎn)換器所占用的物理空間比較小,消耗的功率也比較小。因此,適用于對(duì)系統(tǒng)硬件大小以及功耗要求比較嚴(yán)格的系統(tǒng)[1]。

早在20世紀(jì)40年代,就開始被應(yīng)用在電話中。由于的局限性,人們?cè)诙旰?,提出了PDM方法。但由于當(dāng)時(shí)的應(yīng)用市場(chǎng)尚不成規(guī)模,因而這種調(diào)制方法一直未能得到廣泛的關(guān)注和應(yīng)用。近年來,由于數(shù)字技術(shù)在各個(gè)領(lǐng)域里得到了廣泛的應(yīng)用,數(shù)字產(chǎn)品飛速發(fā)展,數(shù)字信號(hào)處理開始得到越來越多的關(guān)注。于是PDM調(diào)制技術(shù)重新得到重視,并被應(yīng)用在不同的領(lǐng)域中。

2 PDM基本介紹  

PDM是一種在數(shù)字領(lǐng)域提供模擬信號(hào)的調(diào)制方法。在PDM信號(hào)中,邏輯“1”表示單個(gè)脈沖,邏輯“0”表示沒有脈沖。通常邏輯“1”和邏輯“0”是不連續(xù)的,邏輯“1”比較均勻地分布在每個(gè)調(diào)制信號(hào)周期里。其中單個(gè)脈沖并不表示幅值,而一系列脈沖的密度才對(duì)應(yīng)于模擬信號(hào)中的幅值。完全由“1”組成的PDM信號(hào)對(duì)應(yīng)于幅值為正的電壓;而完全由“0”組成的PDM信號(hào)則對(duì)應(yīng)于負(fù)幅值的電壓;由“1”和“0”交替組成的信號(hào)則對(duì)應(yīng)于0幅值的電壓。

3 PDM的實(shí)現(xiàn)

pdm調(diào)制技術(shù)的邏輯框圖

PDM調(diào)制技術(shù)的邏輯框圖如圖1所示。用1個(gè)分頻計(jì)數(shù)器實(shí)現(xiàn)符合實(shí)際應(yīng)用要求的時(shí)鐘信號(hào),脈沖周期為ΔT。再將時(shí)鐘信號(hào)送入N位計(jì)數(shù)器,實(shí)現(xiàn)0,1,…,2N-1的計(jì)數(shù)。在計(jì)數(shù)的單個(gè)脈沖周期ΔT里,將計(jì)數(shù)結(jié)果各個(gè)位上的邏輯值經(jīng)過一系列邏輯操作,實(shí)現(xiàn)N位比較基準(zhǔn)脈沖信號(hào),分別為Bit0,Bit1,Bit2,…,Bit(N -1)。值得注意的是,在每一個(gè)ΔT里,都只有一個(gè)位上有邏輯“1”,其他位 上均為邏輯“0”。同時(shí)將寄存器輸出的N位總線數(shù)據(jù)與比較基準(zhǔn)脈沖信號(hào)Bit0,Bit1,Bit2,…,Bit(N-1)進(jìn)行逐位與操作,再將各個(gè)位上的結(jié)果相或,便得到ΔT內(nèi)的調(diào) 制結(jié)果。這樣,在整個(gè)調(diào) 制周期結(jié)束后便得到調(diào)制結(jié)果。

對(duì)于N位的數(shù)字信號(hào),調(diào)制周期T=2N



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉