Cortex-M3內(nèi)核的異常處理機(jī)制及其新技術(shù)研究

3.2 處理器響應(yīng)遲到異常

CortexM3和ARM7在處理遲到高優(yōu)先級(jí)異常時(shí)的差異如圖6所示。

當(dāng)IRQ2正在為執(zhí)行ISR2保存處理器狀態(tài)時(shí)，遲到了一個(gè)優(yōu)先級(jí)更高的異常IRQ1.這時(shí)ARM7繼續(xù)進(jìn)行壓棧操作。在壓棧操作完成后，ARM7繼續(xù)為執(zhí)行ISR1進(jìn)行壓棧操作，然后執(zhí)行ISR1.其實(shí)，兩次壓棧操作所保存的內(nèi)容是一樣的。因此，CortexM3對(duì)這個(gè)階段的操作進(jìn)行了優(yōu)化，引進(jìn)了遲到異常技術(shù)，只進(jìn)行一次的壓棧操作。并且在ISR1執(zhí)行完成之后，CortexM3沒(méi)有進(jìn)行出棧操作，而是通過(guò)一個(gè)6周期的尾鏈，直接進(jìn)入ISR2的執(zhí)行。

圖6 NVIC對(duì)遲到的具有更高優(yōu)先級(jí)異常的響應(yīng)

在上面的例子中，ARM7處理器的異常開(kāi)銷(xiāo)：

CortexM3處理器的異常開(kāi)銷(xiāo)：

其中，TARM7_later和TM3_later分別為ARM7和CortexM3處理遲到異常所用的時(shí)間開(kāi)銷(xiāo);Ttailchaining為CortexM3處理尾鏈所用的時(shí)間。

通過(guò)計(jì)算可以看出，CortexM3少用了44周期，節(jié)省65%的異常開(kāi)銷(xiāo)。

3.3 處理器處理backMtoMback異常

若一個(gè)新的異常在上一個(gè)異常寄存器出棧時(shí)到來(lái)，ARM7和CortexM3的處理方式也有很大不同。CortexM3和ARM7在處理 backMtoMback異常時(shí)的差異如圖7所示。ARM7繼續(xù)當(dāng)前的出棧操作，在出棧操作完成后，處理器為執(zhí)行ISR2進(jìn)行壓棧操作，然后執(zhí)行 ISR2.其實(shí)，這時(shí)候處理器出棧和壓棧的內(nèi)容是一致的。CortexM3同樣優(yōu)化了這個(gè)階段的操作，引進(jìn)了尾鏈機(jī)制。當(dāng)IRQ2到來(lái)時(shí)，CortexM3立即中止已經(jīng)進(jìn)行了8個(gè)周期的出棧操作，轉(zhuǎn)而進(jìn)行尾鏈操作，然后執(zhí)行ISR2.

圖7 NVIC搶占出棧

在處理backMtoMback異常時(shí)，ARM7處理器用在ISR1到ISR2轉(zhuǎn)換的異常開(kāi)銷(xiāo)：

CortexM3處理器用在ISR1到ISR2轉(zhuǎn)換的異常開(kāi)銷(xiāo)：

其中，TARM_btb和TM3_btb分別為ARM7和CortexM3處理backMtoMback異常轉(zhuǎn)換所用的時(shí)間開(kāi)銷(xiāo);Tcancel為發(fā)生尾鏈時(shí)CortexM3已用于狀態(tài)恢復(fù)的時(shí)間。

通過(guò)計(jì)算可以看出，CortexM3少用了28周期。其實(shí)，CortexM3處理器用在ISR1到ISR2轉(zhuǎn)換的異常開(kāi)銷(xiāo)最低可以?xún)?yōu)化到只用6個(gè)周期， 這樣就極大地提高了backMtoMback異常的響應(yīng)能力。

結(jié)語(yǔ)

本文闡述了CortexM3處理器的異常處理機(jī)制。通過(guò)和ARM7進(jìn)行比較，量化分析了CortexM3在異常處理方面的優(yōu)勢(shì)，對(duì)工程師使用CortexM3的異常處理會(huì)有一定參考和幫助。