基于DSP 的PCI 通用運動控制卡的硬件設(shè)計
加入技術(shù)交流群
2.1 PCI 總線接口
PCI 總線是一種高性能、32 位地址/數(shù)據(jù)復(fù)用總線，數(shù)據(jù)傳輸速率高達132MB/s。目前實現(xiàn)PCI 接口的有效方案有使用可編程邏輯器件和使用專用接口芯片兩種。前者實現(xiàn)PCI接口比較靈活，但是設(shè)計難度很高。后者雖沒有前者那么靈活，但其優(yōu)越性非常明顯：能夠有效降低接口設(shè)計的難度，縮短開發(fā)時間，同時其還具有較低的成本和通用性，并能夠優(yōu)化數(shù)據(jù)傳輸，提供配置空間等。這里采用PCI9052 實現(xiàn)PCI 總線接口，并選用EEPROM93LC46B 對其進行配置，電路框圖如圖2 所示。中斷信號這里只用到一條中斷線INTA#。
2.2 局部總線接口
為了滿足DSP 與上位機之間大量數(shù)據(jù)的高速交換，這里采用主從式共享雙口RAM 的通信方案，接口電路如圖3 所示。由于IDT7133 是2K×16 位的SRAM，因此將PCI9052的局部總線設(shè)置為16 位寬的數(shù)據(jù)總線，即將LBE1#單獨接到IDT7133 的A0L 端。BUSYL經(jīng)非門接到PCI9052 的LRDYi#端，這是因為當BUSYL 為高時才允許外部設(shè)備訪問，而局部總線準備好信號LRDYi#為低電平有效。BUSYR 經(jīng)電平轉(zhuǎn)換后直接接到TMS320F2812 的READY 端。當BUSYL 或BUSYR 任何一個引腳被置低，其所屬設(shè)備就等待一個訪問周期，直到BUSY 被拉高，即雙口RAM 不再忙，這樣便保證了數(shù)據(jù)傳輸?shù)臏蚀_性和可靠性。因此，采用雙口RAM 通信不但簡化了接口電路的設(shè)計，而且提高了上下位機數(shù)據(jù)交換的速度。
圖 3 局部總線接口電路
2.3 LM628 伺服控制單元
控制卡共有 3 路輸出，其中一路如圖4 中虛線框(1)所示，其余兩路與此類似。XD0~XD7為DSP 的低八位數(shù)據(jù)線，LM628 所需的32 位數(shù)據(jù)由其經(jīng)總線驅(qū)動芯片SN74LVC4245 分四個寫周期寫入。DSP 經(jīng)CS-1 選通LM628 后，再結(jié)合XA0 就可實現(xiàn)對其讀寫。為了提高控制精度，這里采用12 位輸出模式，即在每一個采樣周期，LM628 的18~23 腳輸出兩個周期，前一個輸出低6 位數(shù)據(jù)，后一個輸出高6 位數(shù)據(jù)。為了讓12 位數(shù)據(jù)能同時輸入到后續(xù)的DAC芯片中，這里采用了一片6 位數(shù)據(jù)鎖存器74LS378。當LM628 輸出低6 位時，DA0 是輸入觸發(fā)器的時鐘信號，DA1 是觸發(fā)器的允許信號，此時，鎖存器的G 端為高，數(shù)據(jù)鎖存，接著LM628 輸出高6 位數(shù)據(jù)，此時DA0 是給DAC 芯片的寫信號，DA1 是片選信號，鎖存器的G 端為低，數(shù)據(jù)不鎖存。這樣便從8 位輸出合成了12 位的DAC 輸入信號DAC0~DAC11。
2.4 數(shù)/模轉(zhuǎn)換和放大電路
如圖 4 中虛線框(2)所示，DAC 參考電壓Vref 由Maxim 公司的MAX680 提供，而LM358的±12V電源則可直接從PCI 插槽獲得。LM628 輸出的12 位數(shù)字量經(jīng)AD7545A 轉(zhuǎn)換為相應(yīng)的模擬量，再由LM358 兩級運算放大成-10V~+10V 電壓信號送往交流伺服驅(qū)動器，從而驅(qū)動電機運轉(zhuǎn)。電阻R26 和R27 用來調(diào)整滿刻度輸出電壓和抑制零點漂移，電容C38 則用來加快DAC變換速度和對其輸出進行頻率補償。最終輸出電壓Vout1 可由式(1)計算得出：
評論