PCB設(shè)計中的電磁兼容性考慮

由于接地系統(tǒng)存在地電位差的問題，在設(shè)計產(chǎn)品的接地過程中必須針對PCB的特點選擇相應(yīng)的接地方法，而不能隨意使用。通常采用的接地方法包括單點接地、多點接地、混合接地等。單點接地是指在產(chǎn)品設(shè)計中，接地線路與單獨一個參考點相連，這種接地設(shè)置目的是為了防止來自兩個不同的參考電平的子系統(tǒng)中的電流與射頻電流經(jīng)過同樣的返回路徑而導(dǎo)致共阻抗耦合。這種接地方法用在低頻PCB中比較合適，可以減小分布傳輸阻抗的影響。但在高頻PCB中，返回路徑的電感在高頻下成為線路阻抗的主要部分，因而在高頻PCB中為使接地阻抗最小，通常采用多點接地法。多點接地中最重要的一點就是要求接地引線的長度最小，因為更長的引線代表更大的電感，從而增加地阻抗，引起地電位差?；旌辖拥亟Y(jié)構(gòu)是單點接地和多點接地的復(fù)合。當(dāng)在PCB中存在高低混合頻率時常用這種結(jié)構(gòu)，即在低頻處呈現(xiàn)單點接地，而在高頻處則呈現(xiàn)多點接地。如下圖1為容性耦合混合接地。相對應(yīng)的感性耦合混合接地模型中把C1～C3改為適合的電感即可。

3）傳輸線效應(yīng)以及終端匹配

傳輸線就是一個適合在兩個或多個終端間有效傳播電功率或電信號的傳輸系統(tǒng)，如金屬導(dǎo)線、波導(dǎo)、同軸電纜和PCB走線。如果傳輸線終端不匹配，或者信號在阻抗不連續(xù)的PCB走線上傳送，電路就會出現(xiàn)功能性問題和EMI干擾，這包括電壓下降、沖擊激勵產(chǎn)生的振蕩等。在處理傳輸線效應(yīng)過程中，線路阻抗影響著產(chǎn)品的最終性能，當(dāng)且僅當(dāng)電路終接的負(fù)載等于線路的特性阻抗時，在PCB走線上傳輸?shù)男盘柌艜谧銐蜻h(yuǎn)處被完全吸收而不會產(chǎn)生反射現(xiàn)象。若終端不匹配，大部分信號會反射回來，并且容易引起電路的過沖或欠沖甚至電路振蕩。

通常所說的電氣長線是指線路長度大于信號波長的1/20（頻域），或傳播延時大于信號上升沿時間的1/4（時域）的走線。信號線是否為電氣長線決定該電路是集總參數(shù)還是分布參數(shù)結(jié)構(gòu)。對分布參數(shù)電路，為了較好保持信號的波形，必須考慮調(diào)節(jié)傳輸線的特性阻抗和終端匹配問題。傳輸線終端反射電壓可以通過下式表示：
　　　　　　　　　　　　Vr＝Vi（Rt－Z0）/ （Rt＋Z0）＝ρVi

其中Vr是終端電壓，Vi是初始電壓，Rt是終端阻抗，Z0是線路的特性阻抗，ρ為反射率。當(dāng)Rt＝Z0時，反射率為0，即沒有反射，電壓保持不變；當(dāng)Rt為無窮大，即終端開路，此時反射率為1，電壓100％反射，此時的電壓為原來電壓值得兩倍；如果Rt＝0，即終端短路，反射率為－1，則總電壓為零。從中可以看出失配越大，則反射電壓就越大，傳輸線若兩端都不匹配，就會產(chǎn)生電路振蕩。

針對傳輸線效應(yīng)，通常采用控制走線的長度以及調(diào)節(jié)走線寬度改變特制阻抗來抑制傳輸線效應(yīng)。例如：則：如果采用CMOS或TTL電路進(jìn)行設(shè)計，工作頻率小于10MHz，布線長度應(yīng)不大于7.5英寸。工作頻率在50MHz布線長度應(yīng)不大于2英寸。如果工作頻率達(dá)到或超過75MHz布線長度應(yīng)在1.5英寸。對于GaAs芯片最大的布線長度應(yīng)為0.3英寸。如果超過這個標(biāo)準(zhǔn)，就存在傳輸線的問題。解決傳輸線效應(yīng)的另一個方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指電路網(wǎng)線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時，除非走線分支長度保持很短，否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布。當(dāng)需要不同的阻抗時，最容易的方法就是改變線寬。

3.4電磁兼容設(shè)計中的電源問題

在PCB設(shè)計中，電源系統(tǒng)（包括相對高電位于相對低電位）主要可能引起兩個問題：一個是電源（或高電位）噪聲，即在該數(shù)字電路系統(tǒng)中，CPU電路、動態(tài)存儲器件和其他數(shù)字邏輯電路在工作過程中邏輯狀態(tài)高速變換，造成系統(tǒng)電流和電壓變化而產(chǎn)生的噪聲，溫度變化時的直流噪聲以及供電電源本身產(chǎn)生的噪聲等。另一個是地線（或低電位）噪聲，即在系統(tǒng)內(nèi)各個部分的地線之間出現(xiàn)電位差或因存在接地阻抗而引起接地噪聲。

PCB上的電源電壓波動和地電平波動容易導(dǎo)致信號波形產(chǎn)生尖峰過沖或衰減振蕩，造成數(shù)字IC電路的噪聲容限，進(jìn)而引起誤操作。其原因主要是數(shù)字IC的開關(guān)電流和電源線、地線的電阻所造成的電壓降，以及元器件引腳的分布電感所造成的感應(yīng)電壓降。分布電感引起的電壓降影響比線路阻抗大，這是設(shè)計中必須考慮的一個方面。