C64x+ DSP高速緩存一致性分析與維護(hù)

C64x+ 高速緩存一致性維護(hù)操作

出現(xiàn)CACHE一致性問題時，為了保證內(nèi)核或者其它主機(jī)在進(jìn)行數(shù)據(jù)操作的時候能夠得到最新的數(shù)據(jù)，需要進(jìn)行CACHE的一致性維護(hù)操作。下面具體分析以上幾種情況在C64x+平臺上如何進(jìn)行CACHE一致性問題處理：

硬件維護(hù)的CACHE一致性

在C64x+平臺上，硬件會對5)的情況自動進(jìn)行數(shù)據(jù)一致性維護(hù)。分析需要分為讀寫兩類操作進(jìn)行，圖 5和圖 6分別描述了內(nèi)核對L2上的數(shù)據(jù)進(jìn)行讀和寫的情況。

圖 5 內(nèi)核讀L2數(shù)據(jù)的情況

圖 6 內(nèi)核寫L2數(shù)據(jù)的情況

其它主機(jī)要對L2中的內(nèi)容進(jìn)行更新操作時，L2控制器會根據(jù)被更新數(shù)據(jù)的地址判斷相應(yīng)的地址是否在L1D CACHE中，如果在L1D CACHE中，硬件會自動將更新的數(shù)據(jù)拷貝一份到L1D CACHE中。如果要讀取的數(shù)據(jù)不在L1D CACHE中，L1D控制器會自動從L2加載數(shù)據(jù)，內(nèi)核也可以得到更新后的數(shù)據(jù)。過程如圖 5中的1和2所示，這樣就可以解決一致性的問題。

其它主機(jī)要對L2中的內(nèi)容進(jìn)行讀操作的時候，L2控制器會判斷要讀取的數(shù)據(jù)地址是否在L1D CACHE中，對于在L1D CACHE中的數(shù)據(jù)，硬件會自動從L1D CACHE中讀取最新的數(shù)據(jù)。對于不在L1D CACHE中的數(shù)據(jù)，說明L2中的數(shù)據(jù)已經(jīng)是最新的數(shù)據(jù)，可以直接從L2中讀取。通過這樣的處理，可以保證其它主機(jī)讀到內(nèi)核更新后的數(shù)據(jù)，從而可以解決一致性的問題。過程如圖 6中的1和2所示。

軟件維護(hù)的CACHE一致性

在C64x+平臺上，2)、3) 和6)的情況需要軟件進(jìn)行的一致性維護(hù)操作以保證內(nèi)核或者其它主機(jī)可以得到最新的數(shù)據(jù)。

C64x+ 軟件一致性維護(hù)實現(xiàn)

C64x+平臺上由軟件控制的一致性維護(hù)操作包含三種：CACHE數(shù)據(jù)失效、CACHE數(shù)據(jù)回寫和CACHE數(shù)據(jù)回寫并失效。啟動維護(hù)操作需要配置相應(yīng)的基地址和計數(shù)寄存器，當(dāng)計數(shù)寄存器中的值變?yōu)?時表示操作完成。TI提供的芯片支持庫中也提供了相應(yīng)的API來完成相應(yīng)的功能。各種操作涉及的各級CACHE的一致性操作控制寄存器列在表2中。

表 2 C64x+ CACHE一致性維護(hù)寄存器