MCS-51單片機(jī)與FPGA接口的邏輯設(shè)計
加入技術(shù)交流群
通過對MCS-51單片機(jī)總線讀／寫時序的分析，設(shè)計了圖3所示的接口電路。在FPGA中，設(shè)計了兩個模塊：一個是總線接口模塊，負(fù)責(zé)單片機(jī)與FPGA的總線接口邏輯；另一個是寄存器單元及外部接口模塊，運用總線接口模塊來操作此模塊。本文引用地址：http://m.butianyuan.cn/article/173527.htm
在總線應(yīng)用時，MCS-51單片機(jī)的P0口是作為地址／數(shù)據(jù)總線分時復(fù)用的，因此應(yīng)在總線接口模塊中設(shè)計一個三態(tài)緩沖器，實現(xiàn)P0口的三態(tài)接口；又因MCS-51單片機(jī)在訪問外部空間時，它的地址為16位，因此借助地址鎖存使能信號ALE在FPGA中實現(xiàn)高8位與低8位地址的編碼，組合成16位地址，然后再根據(jù)MCS-51單片機(jī)的讀／寫信號，實現(xiàn)對FPGA的讀寫操作。
在接口設(shè)計中，采用了VHDL語言實現(xiàn)其接口邏輯。用VHDL語言編寫，往往比較方便和嚴(yán)謹(jǐn)，注意整個過程的邏輯思路，并且盡量避免語言的冗余，造成比較長的延時。-MCS-51單片機(jī)與FPGA的通信讀寫電路的部分程序
|
|
評論