基于DSP的分組件自動測試系統(tǒng)的硬件設(shè)計

摘要：本文主要介紹了一種數(shù)字化仿真測試板的設(shè)計及其實現(xiàn)，在設(shè)計中使用了以太網(wǎng)總線,利用DSP和FPGA組合的方式,有效地滿足了本測試系統(tǒng)速度快,可靠性高的要求。實驗證明了該方案的實用性和有效性。
關(guān)鍵詞：仿真測試板；分組件；數(shù)字信號處理器

1 引言

分組件測試系統(tǒng)是某型導彈總裝廠飛行控制組件生產(chǎn)線上的一個重要測試設(shè)備，完成分組件的在模擬運行狀態(tài)下的功能測試任務(wù)，確定分組件是否滿足設(shè)計質(zhì)量要求，給出測試結(jié)論和測試報告。

2 測試系統(tǒng)的總體框圖

分組件測試系統(tǒng)是一個由工控計算機通過PCI總線控制的自動測試設(shè)備。根據(jù)系統(tǒng)的測試要求，本系統(tǒng)總體結(jié)構(gòu)設(shè)計由測試機柜（含顯示儀表、操作開關(guān)等）、測試主機、模擬信號隔離調(diào)理板、數(shù)字信號隔離驅(qū)動板、電源控制板、17`液晶顯示器、打印機、電源、連接電纜、工裝夾具等設(shè)備組成。

圖1 測試系統(tǒng)總體框圖

限于篇幅,本文中僅介紹其中自制的仿真測試板電路。原理框圖如圖2所示。

圖2 仿真測試板原理框圖

3 測試計算機硬件結(jié)構(gòu)設(shè)計說明

對分組件的主要測試流程必須在8ms之內(nèi)完成，對系統(tǒng)的測量速度具有極高的要求。系統(tǒng)主要從硬件和軟件兩個方面來保證測量速度要求。

首先采用基于PCI的總線結(jié)構(gòu)，利用自制和采購的各種功能板卡來構(gòu)造系統(tǒng)測試計算機；其次在系統(tǒng)結(jié)構(gòu)設(shè)計上，盡量使測試任務(wù)分散化，使時間復用，從而達到快速測量的目的。

基于此原因，本系統(tǒng)設(shè)計采用CPU板，仿真測試板及各種功能板卡構(gòu)成的測試計算機系統(tǒng)。其中以太網(wǎng)接口的仿真測試板由DSP TMS320F206為控制核心,在測試主機的控制和協(xié)調(diào)下可以相對獨立地完成飛控計算機、脈沖發(fā)生器、一次性指令輸入輸出、掛架代碼、中斷測試等任務(wù)。其它測試任務(wù)由其它功能板卡來實現(xiàn)。此種硬件結(jié)構(gòu)可大大提高系統(tǒng)地整體測量速度，滿足系統(tǒng)的測量要求和時間要求。

4 DSP軟件設(shè)計

DSP數(shù)字信號處理器采用TI公司的TMS320F206芯片，它做為與分組件進行數(shù)據(jù)通信的主要通路,負責對分組件的信號激勵(寫入)和數(shù)據(jù)采集(讀出)，涉及到大部分的測試工作內(nèi)容，其軟件設(shè)計的好壞將影響到系統(tǒng)測試功能的良好實現(xiàn)，測試性能的提高及測試實時性的保障。

本測試程序是在TI公司的CC2000集成調(diào)試環(huán)境下開發(fā)，主要采用標準C開發(fā)，其中嵌有部分匯編程序，采用結(jié)構(gòu)化編程，將整個測試流程分割成若干相對獨立的模塊，提高了程序的通用性，可讀性和可靠性。整個程序的組成結(jié)構(gòu)如圖3所示：

圖3 程序組成結(jié)構(gòu)

主程序模塊負責測試程序的調(diào)用，測試程序模塊則負責完成各項具體的測試任務(wù)，上位機通信接口模塊負責接收上位機發(fā)來的各種測試指令和參數(shù)，同時將測試的結(jié)果按規(guī)定的格式回送給上位機，中斷處理模塊處理上位機中斷和分組件中斷。

1) 主程序模塊

主程序模塊提供整個測試過程的框架，負責整個軟件的初始化、程序調(diào)用、中斷響應等功能，協(xié)調(diào)整個測試過程的運行。主程序的工作流程如圖4所示。

圖4 主程序流程圖

2）中斷模塊

本系統(tǒng)共響應兩類中斷事件：

1．網(wǎng)絡(luò)事件中斷

2．遙測數(shù)據(jù)滿中斷

網(wǎng)絡(luò)事件中斷為RTL8019產(chǎn)生的中斷信號，為了能及時響應上位機發(fā)送的網(wǎng)絡(luò)數(shù)據(jù)，本系統(tǒng)將網(wǎng)絡(luò)事件中斷設(shè)置為不可屏蔽中斷NMI，同時為了減少中斷響應的時間，響應中斷的程序只完成中斷標志位的設(shè)置，中斷事件所要處理的數(shù)據(jù)由主程序通過判斷標志位做相應的處理。其中斷流程圖如圖5。

圖5網(wǎng)絡(luò)中斷流程圖

遙測數(shù)據(jù)中斷為可屏蔽中斷，由FPGA根據(jù)遙測FIFO緩存溢出產(chǎn)生，由于遙測數(shù)據(jù)只有在某些測試項才需要進行讀寫，因此遙測中斷默認狀態(tài)處于關(guān)閉狀態(tài)，主程序首先讀取上位機發(fā)送的控制字判斷是否開遙測中斷，當有遙測中斷產(chǎn)生時再讀取遙測數(shù)據(jù)并發(fā)送至上位機。其中斷流程圖如圖6。

圖6遙測中斷流程圖

3） 測試程序模塊

程序模塊如圖7。測試原理為：當收到UDP數(shù)據(jù)包后，先判斷測試命令，然后進行相應測試,測試結(jié)束后將測試結(jié)果打包回送給上位機。

圖7 測試程序流程圖

5 系統(tǒng)調(diào)試與實驗結(jié)果

下位機模塊完成后，與上位機，信號調(diào)理驅(qū)動板和被測件進行了聯(lián)調(diào)。經(jīng)過耐心的工作，證明本系統(tǒng)在可靠性、速度、準確性方面均達到了設(shè)計要求，目前已投入使用。從而完全替代了以前的手工測試方法，避免了因手工測試時加激勵的時間不當，先后次序的顛倒，激勵的遺漏等因素所造成的實驗數(shù)據(jù)無效。嚴格的程序流程使得測試任務(wù)順利,高效地完成，提高了測試地可靠性。

參考文獻
[1]蘇濤，藺麗華，盧光躍等著DSP實用技術(shù)西安電子科技大學出版社，2002
[2]TMS320F206 DSP Data Sheet,TI,1998
[3]葛良，基于TCP/IP的智能網(wǎng)絡(luò)化監(jiān)護儀器系統(tǒng)的研究，微計算機信息測控自動化2005第六期99頁