利用DSP實現(xiàn)IIR濾波器的精度擴展

關鍵詞：TMS320C54X 擴展精度 IIR濾波器

TMS320C54X（以下簡稱'C54X）是TI公司于1996年推出的新一代高性能定點DSP。該系列芯片具有很高的性能價格比、體積小、功耗低、功能強，已成為通信、計算機、消費類電子產(chǎn)品等領域的重要器件。數(shù)字濾器的設計是數(shù)字信號處理領域的一個重要部分。在用定點DSP器件設計數(shù)字濾波器時，一個重要的問題就是由于硬件字長精度有限，運算會出現(xiàn)溢出。IIR濾波器可以用較少的階數(shù)獲得很高的選擇特性，所用的存儲單元少、運算次數(shù)少，具經(jīng)濟、高效的特點。在相位要求不敏感的場合，如語音通信等，很適合用IIR濾波器；但是在有限精度的運算中，可能出現(xiàn)不穩(wěn)定現(xiàn)象。因此，有必要討論一下如何在定點的DSP芯片'C54X上實現(xiàn)擴展精度的IIR濾波器。

1 'C54X DSP上擴展精度乘法的實現(xiàn)

'C54X芯片的CP內含有2個40bit的累加器（ACC A和ACC B）、1個1717bit乘法器以及1個40 bit加法器。這就使得該乘法器可以實現(xiàn)2個無符號數(shù)、2個有符號數(shù)或無符號數(shù)和有符號數(shù)的乘法。

累加器ACC A和ACC B存放從ALU或乘法器/加法器單元輸出的數(shù)據(jù)，也能輸出到ALU或乘法器/加法器中。累加器包括3部分（見圖1）：

①保護位（bits 39～32），用來作為計算的前部留空（headmargin），防止在迭代運算（如自相關）中產(chǎn)生溢出；

②高位字（bits 31～16）;

③低位字（bits 15～0）。

'C54X芯片內部的特點，使得擴展精度計算行之有效。其中一個就是進位的處理。算術邏輯單元ALU執(zhí)行大多數(shù)指令操作，如循環(huán)與移位操作都會影響進位。進位操作通過調用ST0，設置或重設狀態(tài)寄存器來修改。正常操作中，為了使累加器不至于裝入飽和值，溢出模式應該設置為OVM=0。

'C54x內部的2條數(shù)據(jù)總線（CB和DB）允許一些指令在其周期內操作32bit操作碼。長字節(jié)操作指令和雙精度加減指令使用了32bit操作數(shù)，能夠高效地實現(xiàn)多精度算術操作。硬件乘法器能夠對有符號和無符號數(shù)進行操作，可以乘2個有符號數(shù)和2個無符號數(shù)。這樣，32bit的乘法就能有地進行。

2個32bit整數(shù)的乘法，需要有1次乘法、3次乘法/累加和2次移位運算。其結果是1個64bit的整數(shù)，實現(xiàn)程序如下（假設事先已設好SXM=1，OVM=0）。

數(shù)據(jù)存儲如下：H1，L1存32bit操作數(shù)；H2，L2存32bit操作數(shù)；R3，R2，R1，R0存64bit乘積

STM #L1，AR1 ；AR2→L1

STM #L2，AR3 ；AR3→L2

LD *AR2，T ；T=L1

MPYU *AR3+，A ；A=L1*L2

STL A，@R0 ；保存R0

LD A，-16，A ；A=A>>16

MACSU *AR2+，*AR3-，A；A=L1*L2>>16+L1*H2+H1*L2

MACSU *AR3+，*AR2，A；A=L1*L2>>

；16+L1*H2+H1*L2+H1*L2

STL A，@R1 ；保存R1

LD A，-16，A ；A=A>>16

MAC *AR2，*AR3,A ;A=（L1*L2+H1*H2）>>16+H1*H2

STL A，@R2 ；保存R2

STH A，@R3 ；保存R3

2 IIR濾波器的基本原理及編程實現(xiàn)

N級IIR濾波器的脈沖傳遞數(shù)表達式為

它的差分方程表達式為

由上式可見，y(n)由2部分構成；第1部分是一個對x(n)的M節(jié)延時結構。每節(jié)延時后加權相加，也就是一個橫向結構網(wǎng)絡。第2部分也是一個N節(jié)延時的橫向網(wǎng)絡結構，不過它是對y(n)延時，因此也是個反饋網(wǎng)絡。

數(shù)字濾波器運算結構的不同，將會影響系統(tǒng)運算的精度、誤差、速度和經(jīng)濟性等性能指標。在一般情況下，都要求使用盡可能少的常數(shù)乘法器和延遲器來實現(xiàn)系統(tǒng)，并要求運算誤差盡可能小。然而，這些要求有時是互相矛盾的，例如，為了獲得個有較小運算誤差的結構，使用的乘法器和延遲器的數(shù)目往往并不是最少的。IIR濾波器有以下幾種基本網(wǎng)絡結構：直接I型、直接II型、級聯(lián)型和并聯(lián)型。各種結構都有其優(yōu)缺點。鑒于級聯(lián)型常用于均衡器中，而且優(yōu)點比較突出，所以，以級聯(lián)型為便詳細介紹其算法實現(xiàn)。

IIR濾波器在采用級聯(lián)實現(xiàn)的，將傳遞函數(shù)分解為二階傳遞函數(shù)的乘積，即

H(z)=H1(Z)H2(Z)…HM(Z)

每一級的子濾波器Hk(z)常取以下的形式：

一般級聯(lián)實現(xiàn)都采用直接II型結構作為子濾波器的網(wǎng)絡結構。使用直接II型的子濾波器的網(wǎng)絡結構如圖2所示。

二級級聯(lián)IIR濾波器的主要實現(xiàn)程序如下：

；***已初始化了PMST=FFA0H,ST1=2300H,

;SWWSR=0,OVM=1，F(xiàn)RCT=1，SXM=1

STM #X，AR1

STM #Y，AR2

STM #d,AR3 ;AR3:d(n),d(n-1),d(n-2)

RPT A,#5 ;初始化d(n),d(n-1),d(n-2)=0

STL A，*AR3+

STM #2，AR0 ；初始化Arn是地址偏移量為常數(shù)

INLOOP：

STM #d+5,AR3 ;AR3：d(n),d(n-1),d(n-2)

STM #table,AR4 ;AR4:IIR的系數(shù)A2，A1，B2，B1，B0

PORTR 100H，*AR1 ；從端口讀入數(shù)據(jù)

LD *AR1，7，A

STM #N-1，BRC ；計算IIR的節(jié)數(shù)N

RPT ELOOP

LOOP：

********反饋通道**************

MAC *AR4+，*AR3-，A ；input+d(n-2)*A2

MAC *AR4,*AR3,A-;input+d(n-2)*A2+d(n-1)*A1

MAC *AR4+,*AR3-,A

STH A,*AR3+0;d(n)=input+d(n-2)*A2+d(n-1)*A1

********前向通道*************

MPY *AR4+，*AR3-，A ；d(n-2)*B2

MAC *AR4+,*AR3,A;d(n-2)*B2+d(n-1)*B1

DELAY *AR3- ;d(n-2)=d(n-1)

MAC *AR4+,*AR3,A;d(n-2)*B2+d(n-1)*B1+d(n)*B0

DELAY *AR3-;d(n-1)=d(n)

ELOOP:

STH A,*AR2;output=d(n-2)*B2+d(n-1)*B1+d(n)*B0

PORTW *AR2,200h ；將結果寫入文件中

BINLOOP ；計算下一個輸出

3 均衡器用擴展精度IIR濾波器的編程實現(xiàn)

IIR濾波器的一個典型應用，就是用作均衡器。在級聯(lián)型的結構中，可以用極點和零點配對的方法，把共軛的零、極點或相近的零、極點組合在一個二階濾波器中，這對于降低有限字長系數(shù)的敏感程度十分有效。另外，交換級聯(lián)次序也是減少有限字長效應的一個行之有效的方法。本文給出用二階級聯(lián)擴展精度IIR濾波器實現(xiàn)時域均衡器的程序。

本程序中使用了一個循環(huán)緩沖區(qū)用來存放數(shù)據(jù)，要求計算出的系數(shù)均循在-12～12dB。為了防止溢出，使最大增益為4，通常要結果右移2bit（相當于結果除4）。這樣就范圍變成了-24～0dB（因為20log（1/4）=-12dB）。每個濾波器的通帶頻率集中在某個比較感興趣的頻率段。濾波器系數(shù)的絕對值可能比1大。當用Q15格式表示時，必須除2的整次冪來滿足限定的范圍[-1,1～2 -15]。所以系數(shù)在存入存儲器之前要右移，那么與此對應的在存入每個濾波器輸出系數(shù)時要左移。3232bit直接II型的級聯(lián)結構運算量如下：周期數(shù)為29，RAM為16字。寄存器數(shù)為6。

系數(shù)緩沖區(qū)和數(shù)據(jù)緩沖區(qū)的長度不同，且僅數(shù)據(jù)緩沖區(qū)是循環(huán)緩沖。3232bit級聯(lián)結構的存儲器結構如圖3所示。

本文只給出部分主要程序（見網(wǎng)絡補充版，http:/www.dpj.com.cn）。