賽靈思面向最新VIRTEX-5 LXT平臺推出完整的邏輯設計解決方案

最新的8.2i升級了ISE，PlanAhead和Chipscope Pro設計軟件
加速設計收斂并為Virtex-5 LXT FPGA提供增強的生產力 
 
賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))宣布面向最新Virtex™-5 LXT FPGA平臺推出完整的邏輯設計解決方案，包含升級版集成軟件環(huán)境(ISE™)設計工具。Virtex™-5 LXT FPGA平臺是業(yè)內第一款提供硬代碼PCI Express®端點和三重模式以太網媒體訪問控制器(MAC)?？斓腇PGA。ISE 8.2i提供獨特的集成時序收斂環(huán)境和生產力增強功能，使用戶充分領略到Virtex-5 LXT家族在連接性、性能和功率方面的優(yōu)勢。升級后的工具包括 ISE™ Foundation的8.2i版本最新服務包、ChipScope™ Pro、PlanAhead™ 設計和分析工具。

ISE 8.2i為充分利用Virtex-5家族出眾的路由架構提供了實現環(huán)境并增強以最小跳躍支持模塊到模塊之間連接性的對角路由。本次發(fā)布使用戶能夠使用Virtex-5 LXT許多的功能，包括 業(yè)內最低功耗的65nm收發(fā)器，它通常在3.2 Gbps速率下每通道的功耗小于100mW。

完整的解決方案

ISE 8.2i設計套件的豐富功能集使設計工程師能夠利用Virtex-5 LXT器件以較大的確定性來滿足性能目標并用較少的時間達到設計收斂。賽靈思的用戶甚至可以在最大的FPGA設計中維持業(yè)內領先的性能。利用其獨特的Fmax技術，ISE提供的諸如下一代物理綜合之類的功能具備面向Virtex-5 LXT設計的前后路由優(yōu)化。經增強的物理綜合支持ExpressFabric 技術，減少了邏輯級別及信號延遲并更為有效地包裝設計。 

ISE Foundation 8.2i：賽靈思的旗艦設計環(huán)境提供一種完整的從前端到后端的設計解決方案。ISE Foundation 8.2i所包含的集成時序收斂環(huán)境在邏輯和物理設計域之間提供更加嚴密的關聯(lián)。 在約束項、時序分析、布局規(guī)劃和實現報告之間的自動交叉探測功能，為時序收斂和調試設計提供了更大的可視性和更為有效的方法。

ChipScope Pro 8.2i：使在或接近操作系統(tǒng)速度上進行片上調試成為可能。作為一種可用的附加選項， ChipScope Pro 8.2i 解決方案把驗證周期減少多達50%。ChipScope Pro 8.2i用戶目前可以利用Virtex-5 LXT平臺FPGA家族的集成 PCIe模塊的優(yōu)勢，設計時享受到片上驗證的優(yōu)勢。

WASSO分析

PlanAhead 8.2容許設計工程師利用基于模塊的設計方法來最小化路由擁塞 、簡化時鐘和互連的復雜性、并探索實現選項以避免問題流向下游。通過與ISE 8.2i結合使用， PlanAhead 8.2 軟件提供雙速級性能以及優(yōu)于競爭產品的成本。PlanAhead 8.2 還包含在Virtex-5 LXT FPGA設計上執(zhí)行WASSO分析的功能，容許用戶更方便地限制直接出現在FPGA輸出上的地反彈并防止對FPGA驅動的其它器件的工作造成破壞。