鎖相環(huán)CD4046應(yīng)用

鎖相環(huán)

鎖相環(huán)

         圖1 低通濾波器組成圖

壓控振蕩器的輸出Uo接至相位比較器的一個(gè)輸入端，其輸出頻率的高低由低通濾波器上建立起來(lái)的平均電壓Ud大小決定。施加于相位比較器另一個(gè)輸入端的外部輸入信號(hào)Ui與來(lái)自壓控振蕩器的輸出信號(hào)Uo相比較，比較結(jié)果產(chǎn)生的誤差輸出電壓UΨ正比于Ui和Uo兩個(gè)信號(hào)的相位差，經(jīng)過(guò)低通濾波器濾除高頻分量后，得到一個(gè)平均值電壓Ud。這個(gè)平均值電壓Ud朝著減小VCO輸出頻率和輸入頻率之差的方向變化，直至VCO輸出頻率和輸入信號(hào)頻率獲得一致。這時(shí)兩個(gè)信號(hào)的頻率相同，兩相位差保持恒定（即同步）稱(chēng)作相位鎖定。

        圖2 CD4046的引腳排列

當(dāng)鎖相環(huán)入鎖時(shí)，它還具有“捕捉”信號(hào)的能力，VCO可在某一范圍內(nèi)自動(dòng)跟蹤輸入信號(hào)的變化，如果輸入信號(hào)頻率在鎖相環(huán)的捕捉范圍內(nèi)發(fā)生變化，鎖相環(huán)能捕捉到輸人信號(hào)頻率，并強(qiáng)迫VCO鎖定在這個(gè)頻率上。鎖相環(huán)應(yīng)用非常靈活，如果輸入信號(hào)頻率f1不等于VCO輸出信號(hào)頻率f2，而要求兩者保持一定的關(guān)系，例如比例關(guān)系或差值關(guān)系，則可以在外部加入一個(gè)運(yùn)算器，以滿(mǎn)足不同工作的需要。過(guò)去的鎖相環(huán)多采用分立元件和模擬電路構(gòu)成，現(xiàn)在常使用集成電路的鎖相環(huán)，CD4046是通用的CMOS鎖相環(huán)集成電路，其特點(diǎn)是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動(dòng)態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。圖2是CD4046的引腳排列，采用 16 腳雙列直插式，各引腳功能如下：

1腳相位輸出端，環(huán)路人鎖時(shí)為高電平，環(huán)路失鎖時(shí)為低電平。2腳相位比較器Ⅰ的輸出端。3腳比較信號(hào)輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時(shí)禁止，低電平時(shí)允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負(fù)端和正端。9腳壓控振蕩器的控制端。10腳解調(diào)輸出端，用于FM解調(diào)。11、12腳外接振蕩電阻。13腳相位比較器Ⅱ的輸出端。14腳信號(hào)輸入端。15腳內(nèi)部獨(dú)立的齊納穩(wěn)壓管負(fù)極。

                      圖3 CD4046內(nèi)部電原理框圖

圖3是CD4046內(nèi)部電原理框圖，主要由相位比較Ⅰ、Ⅱ、壓控振蕩器（VCO）、線(xiàn)性放大器、源跟隨器、整形電路等部分構(gòu)成。比較器Ⅰ采用異或門(mén)結(jié)構(gòu)，當(dāng)兩個(gè)輸人端信號(hào)Ui、Uo的電平狀態(tài)相異時(shí)（即一個(gè)高電平，一個(gè)為低電平），輸出端信號(hào)UΨ為高電平；反之，Ui、Uo電平狀態(tài)相同時(shí)（即兩個(gè)均為高，或均為低電平），UΨ輸出為低電平。當(dāng)Ui、Uo的相位差Δφ在0