基于Cadence的高速PCB設(shè)計

　　3.2 Cadence設(shè)計方法

　　現(xiàn)在越來越多的高速設(shè)計是采用一種有利于加快開發(fā)周期的更有效的方法.先是建立一套滿足設(shè)計性能指標的物理設(shè)計規(guī)則，通過這些規(guī)則來限制PCB布局布線.在器件安裝之前，先進行仿真設(shè)計.在這種虛擬測試中，設(shè)計者可以對比設(shè)計指標來評估性能.而這些關(guān)鍵的前提因素是要建立一套針對性能指標的物理設(shè)計規(guī)則，而規(guī)則的基礎(chǔ)又是建立在基于模型的仿真分析和準確預(yù)測電氣特性之上的，所以不同階段的仿真分析顯得非常重要.Cadence軟件針對高速PCB的設(shè)計開發(fā)了自己的設(shè)計流程，如圖2它的主要思想是用好的仿真分析設(shè)計來預(yù)防問題的發(fā)生，盡量在PCB制作前解決一切可能發(fā)生的問題.與左邊傳統(tǒng)的設(shè)計流程相比，最主要的差別是在流程中增加了控制節(jié)點，可以有效地控制設(shè)計流程.它將原理圖設(shè)計、PCB布局布線和高速仿真分析集成于一體，可以解決在設(shè)計中各個環(huán)節(jié)存在的與電氣性能相關(guān)的問題.通過對時序、信噪、串擾、電源結(jié)構(gòu)和電磁兼容等多方面的因素進行分析，可以在布局布線之前對系統(tǒng)的信號完整性、電源完整性、電磁干擾等問題作最優(yōu)的設(shè)計.

　　圖1 傳統(tǒng)高速設(shè)計流程

　　圖2 Cadence高速設(shè)計流程

　　4 結(jié)語

　　高速PCB設(shè)計是一個很復(fù)雜的系統(tǒng)工程，只有借助于那些不僅能計算設(shè)計中用到的每個元器件的物理特性和電氣特性的影響及其相互作用，還必須能從設(shè)計的PCB中自動提取和建立模型，并且具有提供對實際設(shè)計操作產(chǎn)生動態(tài)特性描述的仿真器等強大功能的EDA軟件工具，才能更全面地解決以上信號完整性、電磁干擾、電源完整性等問題.在具體設(shè)計過程中，在橫向上要求各部分的設(shè)計人員通力合作，在縱向上要求設(shè)計的各個階段綜合考慮，把設(shè)計和仿真貫穿于整個設(shè)計過程，實現(xiàn)過程的可控性，具體指標的量化.只有這樣才能做到高效的設(shè)計.