新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 變壓器繞制工藝之變壓器分布電容

變壓器繞制工藝之變壓器分布電容

作者: 時間:2010-12-06 來源:網(wǎng)絡(luò) 收藏


本文引用地址:http://m.butianyuan.cn/article/180166.htm

  C就是層間

  層間電容中對電路影響最重要的因素,因為這個電容會跟漏感在MOSFET開通于關(guān)閉的時候,產(chǎn)生振蕩,從而加大MOSFET與次級Diode的電壓應(yīng)力,使EMC變差。

  既然有害處,那么我們就需要想辦法來克服它,把它的影響降低到可以接受的范圍。

  方法一:參照6樓的公式,在d上作文章,增大繞組的距離來減小層間電容,最有代表性的就是采用三重絕緣線。

  但這個方法有缺點,因為線的外徑粗了之后,帶來的后果就是繞線層數(shù)的增加,而這不是我們想看到的。

  方法二:可以通過選擇繞線窗口比較寬的磁芯骨架,因為繞線窗口寬,那么單層繞線可以繞更多的匝數(shù),也意味著可以有效降低繞線的層數(shù),那么層間電容就有效降低了。

  這個是最直接的,也是最有效的。

  但同樣有缺點,選擇磁芯骨架要受到電源結(jié)構(gòu)尺寸的限制。

  方法三:可以在的繞線上來作文章

  可以采用交叉堆疊繞法來降低層間電容,如下圖

  

  此種繞法有個顯著缺點,會增加初次級之間的耦合面積,也就是說會加大初次級繞組之間的電容,使EMC變差,有點得不償失的感覺。

  方法四:還是在繞制上作文章

  先來看普通的繞法

  



關(guān)鍵詞: 變壓器 電容 工藝 分布

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉