新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 近期關(guān)注 > Altera的Stratix SoC為何不加ADC?

Altera的Stratix SoC為何不加ADC?

—— FPGA業(yè)過去二三十年都在考慮這個(gè)問題
作者:王瑩 時(shí)間:2013-11-06 來源:電子產(chǎn)品世界 收藏
2013年10月30日,公司在其SoC上進(jìn)行了重大發(fā)布宣布將推出第三代處理器系統(tǒng),采用Intel 14nm三柵極工藝制造的Stratix 10 SoC器件將具有高性能四核64ARM Cortex-A53處理器系統(tǒng) [1]。不過,我們注意到,不像其同行競(jìng)爭(zhēng)對(duì)手加入了高精度的Delta-Sigma ,的SoC還是純數(shù)字,仍然沒有集成
 
嵌入式處理營(yíng)銷資深總監(jiān)Chris Balough告訴《電子產(chǎn)品世界》編輯,首先,增加什么功能,主要看客戶的需求,不僅是芯片上要不要放,所有的功能都要考察,例如是用于軍用、通訊、消費(fèi)者,還是計(jì)算、存儲(chǔ)設(shè)備、工業(yè)或汽車?如果大部分的客戶都說我們不需要這個(gè)功能,或者是70%的客戶需要的功能,Altera才會(huì)考慮是否增加這樣的功能。

實(shí)際上,
FPGA業(yè)過去二三十年都在考慮這個(gè)問題:要不要加ADC?發(fā)現(xiàn)加ADC這個(gè)主意挺好的,但在實(shí)施過程中到底怎么構(gòu)建這個(gè)ADC?有的需要8位的,有需要16位的,有的需要32位的,有的需要高速的,有的需要精密型的——客戶的需求非常不同。

另外,要考慮到在芯片上增加一個(gè)
ADC,不僅僅是增加一個(gè)硬件成本的問題,還有測(cè)試、驗(yàn)證、方法、軟件模塊等等,還有后端測(cè)試的環(huán)境設(shè)施,這些都是花成本的。
 
Altera發(fā)現(xiàn)ADC不是大部分客戶需要的,如果把它加進(jìn)去,客戶就會(huì)覺得我們不需要這個(gè)東西,還得為此付錢?所以,“我覺得加一個(gè)ADC不太劃算。在中國(guó)也不是因?yàn)槲覀儧]有ADC我們失去了任何的機(jī)會(huì)。”Chris說。

參考文章:
[1] Altera發(fā)布Stratix 10 SoC中的四核64ARM Cortex-A53.(2013-10-31).http://m.butianyuan.cn/article/184832.htm


關(guān)鍵詞: Altera Stratix SoC ADC

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉