ADC分類及其前端配置技術(shù)介紹

放大器通常產(chǎn)生的噪聲有多大？如何減少這些噪聲？

舉例考慮—個典型的放大器，例如ADA49371，如果設(shè)置增益G=1，那么輸出的噪聲譜密度在高頻部分是 ，與此頻帶可比的采樣速率為80MSPS的AD9446-802ADC的輸入噪聲譜密度是 。這里的問題是，放大器的噪聲帶寬等于ADC的全帶寬(中心頻率位于500MHz)，而ADC的噪聲又必須限制在第一奈奎斯特范區(qū)(40MHz)。在沒有濾波器的情況下，放大器的噪聲有效值是155μVrms，ADC的噪聲有效值是90μV。從理論上講，總系統(tǒng)的信噪比(SNR)降低了6dB。為了從實驗上證實這—點，用ADA4937驅(qū) 動的AD9446-80測量的SNR結(jié)果是76dBFS，本底噪聲是-118dB。如果改用變壓器來驅(qū)動AD9446-80，測量SNR結(jié)果足82dBFS。因此用放大器驅(qū)動ADC可將SNR降低6dB。

為了提高ADC的信噪比，在放大器和ADC之間加了一個濾波器。如果使用的是一個100 MHz的雙極點濾波器，放大器的總噪聲有效值變?yōu)?1 μV， 使ADC的信噪比僅降低3dB。使用雙極點濾波器改善了SNR達到79 dBFS，本底噪聲為-121dB。構(gòu)建雙極點濾波器的方法是放大器的每個輸出引腳都串聯(lián)一個24Ω的電阻器和一個30 nH的電感器并且差分連接一個47pF的電容器，見圖5所示的使用外接雙極點噪聲濾波器的ADA4937放大器驅(qū)動AD9446-80ADC原理圖。

圖5

3.2驅(qū)動（△∑ )ADC的放大器配置技術(shù)

*輸入緩沖器技術(shù)

許多△∑轉(zhuǎn)換器包含了輸入緩沖器及可編程增益放大器(PGA)。輸入緩沖器增加了輸入阻抗，允許直接連接高源阻抗的信號。可編程增益放大器增加了測量小信號時轉(zhuǎn)換器的精確度。橋接式傳感器就是在轉(zhuǎn)換器中利用了PGA優(yōu)勢的信號源的典型示例。

所有的ADC都需要一個基準(zhǔn)，對于高分辨率的轉(zhuǎn)換器來說，擁有一個低噪聲、低漂移的基準(zhǔn)是至關(guān)重要的。大多數(shù)的△∑轉(zhuǎn)換器都采用了差分基準(zhǔn)輸入。

*舉例--以新型橋接傳感器作為△∑ADC的模擬前端的ADS1230/32/34型△∑ADC芯片。

用于橋接傳感器的完全模擬前端ADS1230/32/34型△∑ADC芯片是分別為精密型20位及24位 △∑ADC，具有一個板載超低噪聲可編程增益放大器(PGA)及內(nèi)置振蕩器PGA支持用戶自選擇增益： 1、2。64、128。該ADC具有235位有效分辨率。由3階調(diào)制器及4階數(shù)字濾波器組成，支持10SPS及80SPS的數(shù)據(jù)率。器件的所有功能都可通過專用的I/O引腳控制，簡化了運轉(zhuǎn)模式。圖6為ADS1230結(jié)構(gòu)組成示意圖。

圖6

*主要特點

超低噪聲：10SP5時為17nVRMS(PGA=128)，80SP5時為44n nVRMS(PGA=128)V；增益為64時，無噪聲分辨率可達19．2位；優(yōu)異的50至60MHz抑制性能(于10SP5時)；單通道差分輸入為AD51230；雙通道差分輸入為AD51232；四通道差分輸入為AD51234；內(nèi)置溫度傳感器，有簡易的雙線串行數(shù)字接口；電源電壓范圍為2.7V至5.25V；封裝模式為：TSSOP-16封裝(AD51230)，TSSOP-24封裝(AD51232)，TSSOP-28封裝(AD51234)?？稍诤馄鳌?yīng)變測量與壓力傳感器及工業(yè)流程控制等設(shè)備上應(yīng)用。

3.2驅(qū)動逐次逼近型(SAR)ADC的放大器配置技術(shù)

現(xiàn)代的SAR ADC使用簡化的電容接受輸入信號的電壓充電。由于ADC存在輸入電容、輸入阻抗以及外部電路，因此需要一個穩(wěn)定時間使采樣電容的電壓與所測量的電壓等值。最小化外部電路的源阻抗是降低的穩(wěn)定時間的途徑之一，并同時確保了在ADC的采集時間內(nèi)輸入信號被準(zhǔn)確的獲取。但是，另一個更為棘手的設(shè)計約束則是SAR ADC輸入端所具有的、用以驅(qū)動電路的動態(tài)負(fù)載。

當(dāng)采用運算放大器驅(qū)動器驅(qū)動ADC輸入時，運算放大器必需能承載這樣的動態(tài)范圍，并在采集時間內(nèi)穩(wěn)定于所需要的精度范圍。

SAR ADC的基準(zhǔn)輸入回路也會給基準(zhǔn)電壓帶來相似的負(fù)載。盡管基準(zhǔn)電壓被認(rèn)為是非常穩(wěn)定的直流電壓，但ADC基準(zhǔn)輸入端所呈獻的動態(tài)負(fù)載使得這樣的目標(biāo)實現(xiàn)起來有了一定的難度。因此需要為基準(zhǔn)電壓配備緩沖電路，并且為此所使用的運算放大器應(yīng)與驅(qū)動ADC輸入端的運算放大器有著相似的要求。但實際上，此處對運算放大器的需求甚至要高于ADC輸入端，因為基準(zhǔn)輸入必需在一個時鐘周期內(nèi)都保持穩(wěn)定。部分轉(zhuǎn)換器將這樣的基準(zhǔn)緩沖放大器內(nèi)置于芯片中。在緩沖此類輸入時，采用具有低寬帶輸出阻抗的運算放大器是保持此類轉(zhuǎn)換器精確度的最好方法。