基于TMS320C6455的視頻動目標(biāo)檢測裝置設(shè)計(jì)
加入技術(shù)交流群
1．4 數(shù)字圖像序列導(dǎo)入
數(shù)字圖像的處理主要在DSP中進(jìn)行，為了提高圖像處理的速度，需要借助其強(qiáng)大的EDMA功能。TMS3206455提供由增強(qiáng)型直接存儲器訪問EDMA(Enhanced Direct Memory Address)控制器，無需CPU的參與就能夠完成存儲器映射空間的數(shù)據(jù)傳輸，可以滿足多種海量數(shù)據(jù)交換的處理系統(tǒng)需求。
數(shù)字圖像序列的導(dǎo)入和DSP內(nèi)部存儲均采用了RAM乒乓結(jié)構(gòu)進(jìn)行。在FPGA中主要完成YUV422數(shù)字圖像的乒乓緩存，在DSP中主要完成數(shù)字圖像序列的乒乓處理和循環(huán)存儲，結(jié)構(gòu)組成如圖3所示。本文引用地址：http://m.butianyuan.cn/article/187433.htm
FPGA的圖像乒乓緩存以行(512像素)為單位，依據(jù)FPGA內(nèi)部的RAM資源來確定乒乓緩存空間的大小，利用行同步時(shí)鐘(或其分頻信號)來同步實(shí)時(shí)寫入圖像數(shù)據(jù)。由于DSP的EDMA速度資源空間很大，即使內(nèi)部資源很小的FPGA，只要其內(nèi)部RAM空間超過1 k(512x2像素，2行圖像數(shù)據(jù))，就能夠?qū)崿F(xiàn)該乒乓結(jié)構(gòu)。
DSP則利用時(shí)間指針進(jìn)行圖像序列的乒乓循環(huán)存儲和處理，在EDMA實(shí)時(shí)導(dǎo)入當(dāng)前場的圖像的同時(shí)，完成對上場圖像的算法處理。這樣的乒乓結(jié)構(gòu)可以根據(jù)DSP的內(nèi)存空間的大小和算法的需求進(jìn)行合理的設(shè)計(jì)，乒乓循環(huán)幀數(shù)n=2，3，4…。
TMS3206455內(nèi)部提供有2 096 K字節(jié)的L2 SRAM空間，除了預(yù)留程序、數(shù)據(jù)存儲、算法空間外，還可以提供至少8場(8x512x256=1 024 KB)圖像的存儲空間，系統(tǒng)還可以備選DDR2作為擴(kuò)展內(nèi)存，為圖像序列的乒乓緩存提供了充足的高速存儲空間支持。
1．5 字符疊加
為了讓觀測者更清楚地了解目標(biāo)的信息，視頻處理裝置通在顯示圖像上實(shí)時(shí)疊加字符，采用的方法是在圖像上直接進(jìn)行模擬或數(shù)字信號疊加。本裝置的字符疊加采用Philips公司的視頻編碼芯片SAA7121H完成，顯示信息可以通過DSP進(jìn)行動態(tài)控制，保證信息的實(shí)時(shí)、直觀。
TMS3206455通過I2C總線對SAA7121H進(jìn)行配置，在FPGA中對SAA7113H輸出的YUV視頻信號進(jìn)行處理并提取同步信息，作為后面字符疊加的同步控制信號。需要疊加的字符點(diǎn)陣庫存儲在FLASH中，由DSP控制的實(shí)時(shí)顯示字符內(nèi)容存儲在FPGA的RAM中；在視頻同步信息的控制下，字符疊加模塊在視頻信號的特定(顯示)位置讀取RAM中的數(shù)據(jù)，并將字符點(diǎn)陣與視頻信號進(jìn)行疊加，產(chǎn)生所需的帶字符的視頻。視頻字符疊加過程如圖4所示。
評論