隨機脈沖信號采集卡的設(shè)計
3 系統(tǒng)硬件電路設(shè)計
該系統(tǒng)硬件電路主要包括單片機主系統(tǒng)中的隨機脈沖放大及限幅電路、脈沖幅度、脈沖寬度測量電路、高速信號采集及存儲電路及由EPLD等構(gòu)成的控制信號電路等。
3.1 隨機脈沖放大及限幅電路
隨機脈沖放大及限幅電路完成脈沖信號的放大、限幅及整形,以滿足TTL輸入端信號的要求。圖2為隨機脈沖放大及限幅電路,采用高速運算放大器OPA603,其特點是頻帶寬且轉(zhuǎn)換速率較高,適用于脈沖放大類電路。輸入的脈沖信號通過兩級放大及限幅后。輸出的脈沖信號送到80C196的高速輸入器件的輸入端。本文引用地址:http://m.butianyuan.cn/article/187802.htm
圖3為脈沖幅度及寬度測量電路示意圖。單片機(80C196)內(nèi)置的10位A/D轉(zhuǎn)換電路完成脈沖幅度的測量。由74LSl61構(gòu)成的脈沖計數(shù)電路測量脈寬。主系統(tǒng)電路負(fù)責(zé)整個系統(tǒng)的控制、采樣頻率的設(shè)置及相關(guān)的數(shù)據(jù)處理及控制傳送等。其工作原理為:隨機脈沖信號(Vin)送入80C196的模擬信號輸入端ACH6,然后由80C196的內(nèi)部的10位A/D轉(zhuǎn)換器進行采樣和轉(zhuǎn)換同時該隨機脈沖信號經(jīng)放大、限幅并整形后的脈沖信號(Vout)送高速輸入器件的HSI0、HSIl端,作為脈沖前后沿的觸發(fā)事件,啟動中斷處理程序。HSI0輸入端作為脈沖信號的前沿(上升沿)事件觸發(fā)輸入端,用于讀出并記錄脈沖前沿到達的時刻及啟動A/D轉(zhuǎn)換器進行采樣和轉(zhuǎn)換;HSIl輸入端作為脈沖信號的后沿(下降沿)事件觸發(fā)輸入端,用于讀出并記錄脈沖后沿到達的時刻及讀取A/D轉(zhuǎn)換器的值。另外整形后的脈沖信號(Vout)有一路信號(CLKl)送到一組7415374(4片)的CLK端,用于鎖存74Lsl61計數(shù)器的計數(shù)值(即脈沖前沿到達的時刻)。通過反相器輸出的另一路信號(CLK2)送到另74LS374(4片)的CLK端,用于鎖存74LSl61計數(shù)器的計數(shù)值(即脈沖后沿到達的時刻)。脈沖信號的寬度即為2個計數(shù)值的差值。
3.2 高速信號采集及存儲電路
高速信號采集及存儲電路用于采集卡在采集方式下時采集輸入脈沖的脈內(nèi)波形數(shù)據(jù)。采用8位高速A/D轉(zhuǎn)換器TLC5540,其最大轉(zhuǎn)換速度40 MS/s,模擬輸入帶寬大于75 MHz,具有內(nèi)部采樣和保持功能。
TLC5540進行轉(zhuǎn)換所需時鐘信號頻率可由單片機設(shè)置。A/D轉(zhuǎn)換后的數(shù)據(jù)自動存儲在外接的62256存儲器中,其地址信號由4個74LSl61產(chǎn)生。其工作原理為:首先QCLR輸出一個負(fù)脈沖,將74LSl61計數(shù)器清零,然后再設(shè)置采樣時鐘信號(TCLK),啟動TLC5540進行轉(zhuǎn)換,同時將RAD信號設(shè)為有效(低電平),產(chǎn)生的數(shù)據(jù)在脈沖信號(Vout為高電平)出現(xiàn)時按順序?qū)懭胪饨拥?2256存儲器中,脈沖信號(Vout為低電平)消失則自動停止寫入。高速RAM的地址信號由74LSl61地址產(chǎn)生器提供。對每個脈沖信號期間采樣的次數(shù)可根據(jù)2個脈沖信號最后寫入地址的差值進行來計算,即由單片機讀出的該脈沖信號下降沿時刻74LSl61的計數(shù)值(即最后寫入的RAM的地址),再減去上一次讀出的值,即為該脈沖的采樣次數(shù)。連續(xù)采樣一群脈沖的波形數(shù)據(jù)后需暫停采集,將采集的每個脈沖的波形數(shù)據(jù)與該脈沖的其他參數(shù)(如脈沖寬度、脈沖到達時間等)按規(guī)定的格式組合后送到與主機交換數(shù)據(jù)的FIF0高速存儲器中,供主機讀取和處理,數(shù)據(jù)送完后再啟動采集下一群脈沖。一群脈沖的數(shù)量由用戶根據(jù)實際情況確定,以連續(xù)采集的波形數(shù)據(jù)存入高速RAM中不產(chǎn)生溢出為最大限。圖4為高速信號采集及存儲電路。
評論