拉普拉斯算子的FPGA實(shí)現(xiàn)方法
加入技術(shù)交流群
圖2(b)中的行緩沖器分別是由256個(gè)8位移位寄存器構(gòu)成的寄存器鏈。當(dāng)圖像的第N行數(shù)據(jù)在像素時(shí)鐘同步下輸入到行緩沖器1后，隨著第N+1行圖像數(shù)據(jù)輸入到行緩沖器2中，第N行的圖像數(shù)據(jù)依次存入，而當(dāng)?shù)贜+2行圖像數(shù)據(jù)存入行緩沖器1后，行緩沖器2和行緩沖器3中分別存放的是第N+1行和第N行的圖像數(shù)據(jù)，從而實(shí)現(xiàn)緩沖圖像數(shù)據(jù)的功能。這樣在像素時(shí)鐘的同步下，第N，N+1，N+2行的同一列數(shù)據(jù)分別從taps0x，taps1x，taps2x端輸出，為構(gòu)造3×3模塊提供了數(shù)據(jù)準(zhǔn)備。本文引用地址：http://m.butianyuan.cn/article/188608.htm
2．2 卷積計(jì)算模塊
圖3是3×3圖像卷積運(yùn)算的原理圖?？梢钥闯?，為了實(shí)現(xiàn)卷積運(yùn)算需要做乘法和加法運(yùn)算，如果直接采用分立的D觸發(fā)器和加法器以及乘法器來完成卷積運(yùn)算，結(jié)構(gòu)會(huì)很復(fù)雜。在此，采用宏功能模塊中的可編程乘加器模塊和可編程多路并行加法器模塊Parallel_add實(shí)現(xiàn)卷積運(yùn)算，大大簡(jiǎn)化了設(shè)計(jì)。
使用可編程多路并行加法器Parallel_add宏功能模塊時(shí)，可以自由設(shè)計(jì)輸入數(shù)據(jù)位寬，累加數(shù)據(jù)個(gè)數(shù)，定義累加輸入數(shù)據(jù)類型，定義時(shí)鐘控制端口，增加異步清零端口等，能快速便捷地生成所需的加法器模塊。為了實(shí)現(xiàn)卷積運(yùn)算中的加權(quán)和運(yùn)算，宏功能模塊生成的3個(gè)乘加器，每個(gè)乘加器包含3個(gè)乘法器和1個(gè)加法器，如圖4所示。圖像數(shù)據(jù)從dataa依次輸入，數(shù)據(jù)分別與固定的模板系數(shù)datab_0，datab_1，datab_2相乘。在該實(shí)驗(yàn)中，使用Verilog HDL語言為各datab設(shè)值，各值分別對(duì)應(yīng)模板中的權(quán)值，并將結(jié)果送給加法器完成加法運(yùn)算。
當(dāng)采用3個(gè)這樣類似的Altmult_add模塊并聯(lián)時(shí)，便可實(shí)現(xiàn)Laplacian算子的運(yùn)算。
完成圖像卷積后需要對(duì)結(jié)果進(jìn)行處理，以防止結(jié)果出現(xiàn)負(fù)值或超過255范圍。使用QuartusⅡ提供的Lpm_abs宏功能模塊計(jì)算絕對(duì)值，可以解決出現(xiàn)負(fù)值問題，而對(duì)超過255的值則均設(shè)定為255。
另外，自定義模塊如圖5所示，將它存于自定義宏功能庫(kù)中，在以后的設(shè)計(jì)時(shí)，只需修改相關(guān)參數(shù)即可方便的調(diào)用。
2．3 實(shí)驗(yàn)結(jié)果
圖6(a)為一幅256×256的原始圖像，(b)為采用Matlab的Laplacian算子進(jìn)行濾波的結(jié)果，(c)為采用本文設(shè)計(jì)的Laplacian算子得到的結(jié)果。比較圖6(b)和(c)可以看出，該硬件算法取得了較好的效果。
3 結(jié) 語
這里利用QuartusⅡ軟件提供的宏功能模塊，通過配置調(diào)用的宏功能模塊來實(shí)現(xiàn)Laplacian算子，該方法既避免了自己編寫大量程序代碼的繁瑣，又獲得較好的實(shí)現(xiàn)結(jié)果。最后通過與Matlab仿真結(jié)果相比較，證明了該設(shè)計(jì)的有效性。該設(shè)計(jì)方法方便、快捷，可以推廣到其他類型的模板設(shè)計(jì)中。
電源濾波器相關(guān)文章:電源濾波器原理
高通濾波器相關(guān)文章:高通濾波器原理
評(píng)論