基于DDS技術(shù)的雜散分析及抑制方法

3.3.1 PLL+DDS頻率合成原理

將DDS技術(shù)和PLL頻率合成技術(shù)結(jié)合起來(lái)，用一個(gè)低頻的DDS源激勵(lì)一個(gè)PLL系統(tǒng)，用PLL環(huán)路將DDS信號(hào)倍頻到高頻信號(hào)，用濾波器濾除DDS輸出信號(hào)雜波干擾，從而使系統(tǒng)同時(shí)具有鎖相環(huán)技術(shù)和DDS技術(shù)的優(yōu)點(diǎn)，使輸出的信號(hào)滿足電路的需要。系統(tǒng)組成如圖2所示

圖2

3.3.2 PLL+DDS頻率合成器中的雜散抑制

當(dāng)DDS源驅(qū)動(dòng)PLL鎖相環(huán)時(shí)，因?yàn)镻LL鎖相環(huán)相當(dāng)于一個(gè)高Q值的跟蹤濾波器，其帶寬一般不大于100KHz，所以DDS中的大部分雜散會(huì)被抑制的很好，從而DDS輸出信號(hào)中的雜散偏離主譜線距離大于鎖相環(huán)路帶寬的雜散不會(huì)惡化。在PLL+DDS系統(tǒng)中，應(yīng)根據(jù)DDS的原理選擇適當(dāng)?shù)臅r(shí)鐘頻率和輸出信號(hào)頻率，使DDS輸出信號(hào)與邊端的雜散處于相對(duì)理想狀態(tài)，從而提高了系統(tǒng)的頻譜純度。

3.3.3 PLL+DDS頻率合成器的實(shí)現(xiàn)

PLL+DDS頻率合成器的組成如圖3所示，下面介紹所選用的主要器件：

1. DDS部分

選用AD公司的AD9852高度集成化芯片,它采用了先進(jìn)的DDS技術(shù),結(jié)合內(nèi)部高速、高性能D/A 轉(zhuǎn)換器和比較器,形成可編程、可靈活使用的頻率合成功能。當(dāng)提供給AD9852精確的頻率時(shí)鐘源時(shí),AD9852將產(chǎn)生高穩(wěn)定、可編程頻率相幅的正弦波。 AD9852使用先進(jìn)的CMOS技術(shù),使得提供給這個(gè)高性能芯片的工作電壓僅為3.3V。

2. PLL合成器部分

PLL合成器部分采用AD公司的ADF4106，它主要由低噪聲數(shù)字鑒相器、精確電荷泵、可編程分頻器、可編程A、B計(jì)數(shù)器及雙模牽制分頻器等部件組成。數(shù)字鑒相器用來(lái)對(duì)R計(jì)數(shù)器和N計(jì)數(shù)器的輸出相違進(jìn)行比較，然后輸出一個(gè)與二者相位誤差成比例的誤差電壓。鑒相器內(nèi)部還有一個(gè)可編程的延遲單元，用來(lái)控制翻轉(zhuǎn)脈沖寬度，這個(gè)脈沖保證鑒相器傳遞函數(shù)沒(méi)有死區(qū)，因此降低了相位噪聲和引入的雜散。

圖3

4 結(jié)束語(yǔ)

直接數(shù)字頻率合成（DDS）是一種新型的頻率合成技術(shù)，它代表了頻率合成技術(shù)數(shù)字化發(fā)展的新方向。但是，DDS所固有的雜散和噪聲，并且在頻率升高時(shí)雜散和噪聲也隨之增加，使它的應(yīng)用范圍有一定的限制。所以如何減少DDS輸出中的雜散和噪聲成分是當(dāng)今DDS研究中的核心問(wèn)題之一。本文所介紹的抖動(dòng)注入技、平衡DAC結(jié)構(gòu)以及關(guān)于ROM幅度表壓縮的幾種算法，都能有效地減少DDS輸出信號(hào)中的雜散。尤其當(dāng)要求得到既有高的頻率分辨率，又有較快的轉(zhuǎn)換速度和較低噪聲的高頻甚至微波信號(hào)時(shí)，DDS+PLL技術(shù)就顯現(xiàn)出了較強(qiáng)的優(yōu)越性，經(jīng)過(guò)實(shí)際的工程應(yīng)用，達(dá)到了令人滿意的效果?？傊?，隨著現(xiàn)代科技的不斷發(fā)展 DDS的性能會(huì)不斷地完善，DDS應(yīng)用領(lǐng)域也會(huì)不斷地拓展。