新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > FPGA設(shè)計(jì)小Tips:如何正確使用FPGA的時(shí)鐘資源

FPGA設(shè)計(jì)小Tips:如何正確使用FPGA的時(shí)鐘資源

作者: 時(shí)間:2013-07-23 來(lái)源:網(wǎng)絡(luò) 收藏

相位匹配分頻器

設(shè)計(jì)人員可使用相位匹配分頻器(PMCD)來(lái)生成相位匹配的分頻輸入信號(hào)。這與分頻時(shí)鐘的DCM頻率綜合相似。PMCD還能生成設(shè)計(jì)中相位匹配但有延遲的時(shí)鐘信號(hào)。在后一種情況下,PCMD能夠在輸入時(shí)鐘信號(hào)和其它PMCD輸入時(shí)鐘信號(hào)之間保持邊緣對(duì)齊、相位關(guān)系和歪斜。與DCM不同的是,在分頻器的值可配置的情況下,賽靈思器件中現(xiàn)有的PMCD生成的時(shí)鐘信號(hào)僅按2、4和8分頻。這意味著PMCD生成的時(shí)鐘信號(hào)的頻率是輸入時(shí)鐘信號(hào)的1/2、1/4和1/8。在如Virtex-4這樣的賽靈思器件中,PMCD緊鄰 DCM并與其位于同一列上。每一列有兩個(gè)PMCD-DCM對(duì)。因此DCM的輸出可以驅(qū)動(dòng)PMCD的輸入。

由于DCM還負(fù)責(zé)處理去歪斜,因此只要不需要去歪斜時(shí)鐘,設(shè)計(jì)人員就可以使用不帶DCM的PMCD。通過(guò)專(zhuān)用引腳,還可以把一列中的兩個(gè)PMCD連接起來(lái)。圖2是 Virtex-4器件中的PMCD原語(yǔ)。詳細(xì)內(nèi)容請(qǐng)參閱Virtex-4用戶(hù)指南(UG070,2.6版本)。

 Virtex-4器件中的PMCD原語(yǔ)

混合模式時(shí)鐘管理器

另一種類(lèi)型的時(shí)鐘——混合模式時(shí)鐘管理器(MMCM),用于在與給定輸入時(shí)鐘有設(shè)定的相位和頻率關(guān)系的情況下,生成不同的時(shí)鐘信號(hào)。不過(guò)與DCM不同是,MMCM使用PLL來(lái)完成這一工作。Virtex-6中的時(shí)鐘管理模塊(CMT)有兩個(gè)MMCM,而Virtex-7中的CMT有一個(gè) MMCM和一個(gè)PLL。Virtex-6器件中的MMCM沒(méi)有擴(kuò)頻功能,因此輸入時(shí)鐘信號(hào)上的擴(kuò)頻不會(huì)被濾波,將直接被傳送給MMCM輸出時(shí)鐘。但 Virtex-7FPGA的MMCM卻有擴(kuò)頻功能。

Virtex-6FPGA中的MMCM要求插入一個(gè)校準(zhǔn)電路,以便在用戶(hù)復(fù)位或用戶(hù)斷電后確保MMCM正確運(yùn)行。賽靈思ISE設(shè)計(jì)套件11.5版本及更高版本能夠在設(shè)計(jì)的MAP階段自動(dòng)插入必要的校準(zhǔn)電路。若使用賽靈思ISE 的更早版本,則需要使用賽靈思技術(shù)支持部提供的設(shè)計(jì)文件手動(dòng)插入校準(zhǔn)電路。最后需要注意的是,在本移植該設(shè)計(jì),以便用ISE11.5版本或更高版本實(shí)現(xiàn)時(shí),必須手動(dòng)移除校準(zhǔn)電路,或通過(guò)適當(dāng)設(shè)置每個(gè)MMCM上的綜合屬性,禁用自動(dòng)插入功能。詳細(xì)介紹請(qǐng)參閱賽靈思答復(fù)記錄AR#33849。

對(duì)7系列器件中的MMCM就不存在這樣的問(wèn)題,因?yàn)檫@些FPGA只得到ISE13.1版本和更高版本以及新型Vivado設(shè)計(jì)套件的支持。Virtex-6系列中提供的MMCM間專(zhuān)用走線可便于用戶(hù)將全局時(shí)鐘用于設(shè)計(jì)的其余部分。

分頻器相關(guān)文章:分頻器原理


關(guān)鍵詞: FPGA Tips 時(shí)鐘 資源

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉