基于NIOSⅡ的GPS信息接收系統(tǒng)設(shè)計與實(shí)現(xiàn)

設(shè)計中，出于對系統(tǒng)功能的考慮，在μC／OS操作系統(tǒng)中設(shè)置這樣四個任務(wù)和一個按鍵中斷：串口接收GPS定位數(shù)據(jù)，GPS定位數(shù)據(jù)解碼，液晶顯示經(jīng)緯度和速度信息，液晶顯示航向、時間、日期和設(shè)計者信以及按鍵中斷。開機(jī)首先GPS模塊初始化，初始化結(jié)束串口接收完第一幀完整的數(shù)據(jù)時，開始對定位數(shù)據(jù)進(jìn)行解碼；當(dāng)解碼完成后，把解碼出的定位信息顯示在液晶顯示屏上并開始接收下一幀定位數(shù)據(jù)；通過五向按鍵的上下?lián)軇涌梢詫?shí)現(xiàn)定位信息在液晶屏幕上的交替顯示。

4 系統(tǒng)測試
檢查完電路連接無誤后，首先在QuartusⅡ軟件中建立工程，然后在SoPC Builder中構(gòu)建好的NIOSⅡ處理器進(jìn)行編譯，編譯完成后回到QuartusⅡ界面，將編寫好的對FPGA內(nèi)部電路邏輯進(jìn)行描述的Verilog語言程序?qū)懭氲焦こ汤?，對其進(jìn)行編譯，結(jié)果如圖7所示。
從圖中可以看出該設(shè)計占用的FPGA內(nèi)部資源。然后將編譯生成的FPGA配置文件下載到FPGA片外的EPCS4芯片中，至此，F(xiàn)PGA配置完成，下面開始對軟件程序的測試。本設(shè)計的軟件調(diào)試在NIOS IDE軟件環(huán)境下完成。首先，在NIOS IDE軟件環(huán)境下新建一個工程，在選擇工程模板時可以選擇Hello MicroC／OS-Ⅱ，這樣在工程建立之時，μC／OS操作系統(tǒng)就已經(jīng)被嵌入使用，接下來在NIOS IDE工程內(nèi)輸入用C語言編寫的功能程序，對工程進(jìn)行編譯，驗(yàn)證程序的正確性。
在分別完成硬件電路和軟件程序測試的基礎(chǔ)上，將FPGA的硬件配置文件下載到電路中的片外EPCS4芯片中，將軟件程序下載到已經(jīng)構(gòu)建好的NIOSⅡ處理器中，然后進(jìn)行總體測試。
連接上GPS天線，程序下載完成并等待一段時間后，天線收到定位數(shù)據(jù)，系統(tǒng)開始解碼并顯示定位信息，這時液晶屏上顯示第一屏定位信息，即經(jīng)緯度和速度信息，如圖8所示。此時，若按下五向按鍵的向下鍵，液晶顯示信息翻屏，顯示第二屏定位信息，包括航向、時間、
日期和設(shè)計者信息。

將五向按鍵分別向上和向下?lián)軇?，液晶屏顯示信息可以在第一屏和第二屏之間進(jìn)行切換?？梢娤到y(tǒng)設(shè)計正確，能夠提供正確的實(shí)時位置和時間信息。

5 結(jié)語
本文基于GPS定位原理及FPCA設(shè)計了一種基于NIOS處理器的CPS信息接收系統(tǒng)，設(shè)計所用到的NlOSⅡ處理器專為嵌入式系統(tǒng)設(shè)計，μC／OS操作系統(tǒng)具有良好的實(shí)時性，有助于提高定位信息的實(shí)時顯示，以保證其正確性。系統(tǒng)整體設(shè)計思想是首先將NIOSⅡ處理器嵌入到FPGA內(nèi)，F(xiàn)PGA內(nèi)部電路結(jié)構(gòu)用Verilog硬件語言描述，然后把μC／OS操作系統(tǒng)移植到處理器內(nèi)部，通過C語言編程完成系統(tǒng)功能。經(jīng)實(shí)際測試驗(yàn)證，本文所設(shè)計的硬件電路及C語言功能程序完全能夠達(dá)到要求，并且能夠?qū)崿F(xiàn)GPS信息接收與顯示的功能，實(shí)時地為使用者提供精確的經(jīng)緯度、速度、時間和航向等定位信息。