DSP+FPGA結(jié)構(gòu)在雷達模擬系統(tǒng)中的應(yīng)用

unsigned int comtemp=0;
unsigned int RandT=0,rr=0,tt=0;
if(RandT==0) /*****接收*****/
{
jieshou=1;
receive[rr]=*T_rdcom0xff; /***接收到的數(shù)據(jù)***/
rr++;
if(rr==6)
{ rr=0; *T_cleartbt=0; jieshou=0; rcli=1;}
}
else /*****發(fā)送*****/
{
if(tt==9)
{
tt=0; rr=0; RandT=0; fashONg=0;
if(facom!=0)
{
fasnum[facom]=0; wait=0;
}
facom=99;
*T_rns=0;
return;
}
comtemp=(facom*9)+tt;
*T_wrcom=trans[comtemp]; /***發(fā)送的數(shù)據(jù)***/
tt++;
}
程序中數(shù)據(jù)傳送具有一定的規(guī)范，要滿足通信協(xié)議。當(dāng)其與主控計算機進行通信時，數(shù)據(jù)到達接收方后，接收方應(yīng)該根據(jù)通行協(xié)議判別發(fā)送方的數(shù)據(jù)，具體過程在此不再贅述。

5 結(jié)論

綜上所述，通過雷達模擬系統(tǒng)的實例可以看出，由DSP芯片和FPGA可編程邏輯器件所組成的核心控制系統(tǒng)，外圍電路少，運算速度快。正是由于DSP具有運算速度快、性能穩(wěn)定等特點，以及可編程邏輯器件集成度高等優(yōu)點，使DSP與FPGA在數(shù)字電子設(shè)計中得到越來越廣泛的應(yīng)用。