基于FPGA的24點(diǎn)離散傅里葉變換結(jié)構(gòu)設(shè)計(jì)

3 仿真驗(yàn)證
在ISE10．1環(huán)境下，采用VHDL完成了24點(diǎn)DFT模塊的開發(fā)，并采用Modelsim 6．2 b軟件進(jìn)行仿真驗(yàn)證。同時(shí)，為驗(yàn)證設(shè)計(jì)的24點(diǎn)DFT模塊的正確性，將Modelsim仿真結(jié)果與Maltab定點(diǎn)仿真程序結(jié)果進(jìn)行了對(duì)比。輸入信號(hào)包括24路并行數(shù)據(jù)信號(hào)、1路時(shí)鐘信號(hào)和1路復(fù)位信號(hào)，輸出信號(hào)包括24路并行數(shù)據(jù)信號(hào)、1路輸出數(shù)據(jù)有效信號(hào)。圖4給出了某一路輸出信號(hào)的Matlab定點(diǎn)仿真結(jié)果與Modelsim仿真結(jié)果對(duì)比圖，其中紅色表示Modelsim仿真結(jié)果數(shù)據(jù)，藍(lán)色表示Matlab定點(diǎn)仿真結(jié)果。從圖4可以看出，該路Modelsim仿真結(jié)果與Matlab定點(diǎn)仿真結(jié)果一樣。其他路輸出信號(hào)Modelsim仿真結(jié)果與Matlab定點(diǎn)仿真結(jié)果也一樣。從而得出設(shè)計(jì)的DFT模塊完全正確。該模塊共占用6個(gè)Block RAM，14個(gè)乘法器，時(shí)序仿真結(jié)果表明最高工作頻率可達(dá)200 MHz，該模塊已經(jīng)成功應(yīng)用于某一數(shù)字分路項(xiàng)目。

4 結(jié)束語
基于Good-Thomas映射算法，并結(jié)合ISE10．1軟件提供的FFT IP核，提出了一種易于FPGA實(shí)現(xiàn)的24點(diǎn)DFT設(shè)計(jì)結(jié)構(gòu)，設(shè)計(jì)的24點(diǎn)DFT模塊主要由3個(gè)8點(diǎn)FFT IP核模塊和1個(gè)3點(diǎn)DFT模塊構(gòu)成，并且只需要14個(gè)實(shí)數(shù)乘法器。同時(shí)，24點(diǎn)DFT模塊采用流水線結(jié)構(gòu)，最高工作時(shí)鐘頻率可達(dá)200 MHz。該結(jié)構(gòu)還具有良好的擴(kuò)展性，只需修改FFT IP核模塊相應(yīng)的變換點(diǎn)數(shù)參數(shù)，就可以實(shí)現(xiàn)長(zhǎng)度為點(diǎn)的DFT。