新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的IRIG-B編碼器的設計

基于FPGA的IRIG-B編碼器的設計

作者: 時間:2012-08-27 來源:網(wǎng)絡 收藏

圖5中,通道1(從上至下第一個信號)為M12T輸出的100 pps信號PPMl2;通道2(從上至下第三個信號)為的直流編碼輸出信號;通道3(從上至下第二個脈沖)為從PPM12信號中恢復的每秒脈沖數(shù)信號;通道4(最下面的波形)為IRlG-B編碼的交流輸出波形。圖5中示波器的觸發(fā)點即為B碼參考點Pr。

4.3 編碼輸出

4.3.1 直流碼輸出

為了保證輸出信號的邊沿和抗干擾,將第4.1節(jié)得到的TTL電平B碼信號和秒脈沖經(jīng)高速光耦隔離,輸出電路如圖6所示。

圖6中,輸入信號IRIG_B為第4.1節(jié)所述編碼模塊輸出的直流編碼信號;pps為從M12T的100 pps信號中恢復的秒脈沖信號;D350和D351實現(xiàn)了TTL/RS485的電平轉(zhuǎn)換。

4.3.2 模擬調(diào)制電壓輸出

編碼的交流碼輸出電路如圖6所示。將第4.2.3節(jié)所述數(shù)字調(diào)制信號通過DAC接口輸出到MAX5712上進行D/A轉(zhuǎn)換,經(jīng)過AD8601濾除高次諧波后,再用電容耦合到由晶體管Q301構成的電壓放大器中,然后經(jīng)600:600的隔離變壓器輸出。

5 結 語

利用和M12T授時型GPS內(nèi)核構成的IRIG-B編碼模塊采用M12T的100 pps信號觸發(fā)IRIG-B,使得編碼輸出的每個碼元上升沿均與GPS模塊嚴格一致,每個碼元間隔嚴格相等,而且每個碼元的上升沿均可作為同步參考點。利用FPGA的并發(fā)處理能力,使得系統(tǒng)實時性好。本文介紹的基于查找表的B碼編碼方法和通過查找表的數(shù)字調(diào)制方法具有占用資源小,設計簡單,調(diào)制輸出高次諧波小,信號邊沿穩(wěn)定等特點。

經(jīng)過軟件仿真和系統(tǒng)測試,本文實現(xiàn)的B碼中DC碼參考點Pr和M12T GPS模塊的pps參考點的時間誤差小于20 ns,與絕對時間參考點之間的誤差小于40 ns,AC碼與DC碼之間的延遲為100 ns。利用上述方法實現(xiàn)的模塊已經(jīng)成功地應用在我公司的通信管理機和同步時間服務器中,現(xiàn)場運行結果穩(wěn)定、準確、可靠。


上一頁 1 2 3 4 5 下一頁

關鍵詞: IRIG-B FPGA 編碼器

評論


相關推薦

技術專區(qū)

關閉