新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 從StratixIII及CycloneIV開發(fā)板談FPGA配置

從StratixIII及CycloneIV開發(fā)板談FPGA配置

作者: 時間:2012-07-30 來源:網(wǎng)絡(luò) 收藏

Start之后,就完成了我們對EPCS64的燒寫了。其中并不需要再去撥動撥碼開關(guān)了,我們只需一直在RUN下面用JTAG就可以對兩者進(jìn)行燒錄了。

這里出現(xiàn)了個小插曲,上面過程都是在10.0里面完成的,在使用Quartus9.0的時候一直不能成功,如下圖:

06.jpg

中途報錯了,提示:

07.jpg

對于這個問題一直糾結(jié)了很久,后來無奈得認(rèn)為是Quartus版本bug,對比兩個版本Programmer里面可以看到,9.0下面Checksum部分都為0,可見它無法檢測。只要換到10.0就行了,后來發(fā)現(xiàn),其實(shí)別的版本也都可以,唯獨(dú)9.0不行……甚是不解。

另外在網(wǎng)上看到很多朋友說不要勾取Verify和Blank-Check的選項(xiàng)可以下載成功,可是我們試過之后雖然可以下載成功,但是卻無法配置,程序燒進(jìn)去沒有任何反應(yīng),所以還是覺得Quartus版本的問題。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉