新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的FFT算法優(yōu)化及其在磁共振譜儀中的應(yīng)用

基于FPGA的FFT算法優(yōu)化及其在磁共振譜儀中的應(yīng)用

作者: 時(shí)間:2012-05-22 來(lái)源:網(wǎng)絡(luò) 收藏

2 算法實(shí)現(xiàn)

算法在上實(shí)現(xiàn)的過(guò)程中,信號(hào)的值、系統(tǒng)的系數(shù)和運(yùn)算中的結(jié)果都存儲(chǔ)在有限字長(zhǎng)的存儲(chǔ)單元中,從而導(dǎo)致了設(shè)計(jì)時(shí)的無(wú)限精度轉(zhuǎn)變成實(shí)現(xiàn)時(shí)的有限精度,必將產(chǎn)生相對(duì)于原設(shè)計(jì)系統(tǒng)的誤差,嚴(yán)重時(shí)會(huì)將由于雙通道不平衡產(chǎn)生的鏡像峰湮滅,從而使整個(gè)設(shè)計(jì)失去意義。

為了實(shí)現(xiàn)實(shí)時(shí)運(yùn)算,基于的FFT信號(hào)處理模塊是關(guān)鍵,并且要求此模塊能在頻率至少為210 MHz的系統(tǒng)時(shí)鐘下穩(wěn)定工作。同時(shí)又因?yàn)椴⑿械腇FT設(shè)計(jì)需要占用大量的資源,資源使用率過(guò)大會(huì)制約布局布線后的時(shí)序收斂。為了平衡資源與速度間的矛盾,整個(gè)設(shè)計(jì)通過(guò)64點(diǎn)FFT并行模塊的復(fù)用來(lái)實(shí)現(xiàn)。

2.1 有限字長(zhǎng)效應(yīng)及其優(yōu)化措施

在FFT算法中,采用蝶形計(jì)算,如圖3所示。

j.JPG

對(duì)于基2時(shí)間抽選FFT算法,蝶形公式如下:

i.JPG

式中:N為FFT點(diǎn)數(shù);Nm和P為兩個(gè)同迭代次數(shù)m有關(guān)的量;Xm-1為ADC輸出信號(hào)經(jīng)過(guò)m-2級(jí)蝶形運(yùn)算得到的計(jì)算結(jié)果;旋轉(zhuǎn)因子e.jpg由式(7)給出,每個(gè)蝶形包含兩個(gè)復(fù)數(shù)乘法。

由于存儲(chǔ)單元有限,必須對(duì)計(jì)算結(jié)果截取,進(jìn)行定點(diǎn)化,但是同時(shí)又會(huì)引入舍入誤差en,這種現(xiàn)象即為有限字長(zhǎng)效應(yīng)??紤]到每個(gè)復(fù)數(shù)乘法相當(dāng)于4個(gè)實(shí)數(shù)乘法,因此有限字長(zhǎng)時(shí)復(fù)數(shù)乘法的實(shí)際乘積可以表示為:

k.JPG

式中e1,e2,e3,e4分別為其對(duì)應(yīng)的實(shí)數(shù)乘法的舍入誤差。因此可進(jìn)一步建立如圖4所示的蝶形計(jì)算舍入誤差模型。

l.JPG



關(guān)鍵詞: FPGA FFT 算法優(yōu)化 磁共振

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉