FPGA設(shè)計(jì)方案

led_s = conv_s td_logic_vector(col,3);

a(2downto0)=conv_s td_logic_vector(col,3);

endproces s;

proces s(clk1,page)

begin

if(clk1event andclk1=1)then

page=page+1;

endif;

a(6downto3)=conv_s td_logic_vector(page,4);

endproces s;

ad= ZZZZZZZZ;oe = 0;

memcs = 0;rd= 0;

wr= 1;selmled=1;cs0809= 1;

a(15downto7)=100000000;

endled_arch;

3 實(shí)驗(yàn)驗(yàn)證

通過(guò)使用EDA工具軟件MAX+PLUSⅡ中的仿真器， 對(duì)通過(guò)編譯的字符滾動(dòng)顯示器的VHDL設(shè)計(jì)進(jìn)行了模擬仿真驗(yàn)證， 證明FPGA的內(nèi)核硬件工作良好。此外， 將VHDL 程序下載到由上海航虹高科技公司生產(chǎn)的EDA實(shí)驗(yàn)箱上后， 能正確顯示存放于EPROM 中的字符。從而說(shuō)明了在硬件系統(tǒng)中字符滾動(dòng)和顯示掃描情況也均正常， 驗(yàn)證了設(shè)計(jì)的正確性。

4 結(jié)束語(yǔ)

本設(shè)計(jì)為顯示單個(gè)字符系統(tǒng)， 若要同時(shí)顯示多個(gè)字符時(shí)， 可以加入多個(gè)LED 點(diǎn)陣即可。同時(shí)采用外部譯碼器時(shí)， 可以控制的字符數(shù)將大大增加， 但須注意時(shí)鐘CLK的頻率需要提高， 以眼睛看到整個(gè)字符的不閃爍為基準(zhǔn)。此外， 由于FPGA的驅(qū)動(dòng)能力有限， 當(dāng)點(diǎn)陣LED 顯示亮度不夠時(shí)， 需要為L(zhǎng)ED 點(diǎn)陣添加驅(qū)動(dòng)電路( 如高壓大電流達(dá)林頓陣列集成電路) 以提高的LED顯示亮度。