基于MCU/FPGA的多功能正弦信號發(fā)生器的設(shè)計
加入技術(shù)交流群
3 電路調(diào)試及仿真
電路調(diào)試采用計算機(jī)仿真和硬件調(diào)試相結(jié)合的方式，以QuartusII 5.0為設(shè)計環(huán)境，用Verilog HDL硬件描述語言編程，完成各個功能模塊的設(shè)計，并對設(shè)計好的各個模塊進(jìn)行仿真測試，再將各個模塊相互連接。分配好FPGA的各個引腳后，對文件編譯并將生成文件下載到FPGA中，完成設(shè)計。
3.1 軟件仿真
在FPGA內(nèi)編譯后，仿真時序如圖3所示。
②2ASK波形記錄如圖7所示。
③2FSK波形記錄如圖8所示。
模擬信號相關(guān)文章:什么是模擬信號
fpga相關(guān)文章:fpga是什么
負(fù)離子發(fā)生器相關(guān)文章:負(fù)離子發(fā)生器原理 塵埃粒子計數(shù)器相關(guān)文章:塵埃粒子計數(shù)器原理 離子色譜儀相關(guān)文章:離子色譜儀原理
評論