IIR數(shù)字濾波器設計-在FPGA上實現(xiàn)任意階IIR數(shù)字濾波

此結構既可以接收串行輸入的數(shù)據(jù)，也可以接收并行輸入的數(shù)據(jù)，通過SEL進行設置。外部CPU可以通過READ信號來訪問濾波器的計算結果，另外，外部CPU也可以通過地址總線A[3:0]對內部的存儲器進行訪問，用WRITE信號對濾波器系數(shù)進行寫操作，這樣外部CPU就可以根據(jù)自己的需要對濾波器進行配置，靈活地實現(xiàn)各種功能。 各信號的含義如下：

CLK：系統(tǒng)時鐘；
RES：異步全局復位信號，低有效；
SDATA：串行輸入數(shù)據(jù)；
PDATA：并行輸入數(shù)據(jù)；
SEL：設置輸入數(shù)據(jù)為并行還是串行；
READ：讀信號，低有效；
WRITE：寫信號，低有效；
SRES：同步復位信號，高有效；
CLKI：外部CPU時鐘；
A[3:0]：外部CPU訪問內部寄存器的地址總線；
OUT：輸出數(shù)據(jù)。

內部算術與邏輯單元是整個濾波器的核心，它的結構如圖4所示。

計算過程是，X、Y為輸入數(shù)據(jù)，通過選擇器進入乘法器，算術與邏輯單元從系數(shù)ROM中讀取濾波器的系數(shù)用以輸入數(shù)據(jù)相乘，相乘的結果與前一步的結果相加進入累加器，累加器讀取上一步計算的中間結果A并計算，最后將此步計算的結果M存入到RAM中去。

結語

本文介紹了一種采用級聯(lián)結構在FPGA上實現(xiàn)IIR數(shù)字濾波器的方法。在實際使用中，可以根據(jù)不同精度要求，方便地對該IIR濾波器進行修改以滿足不同的指標要求，靈活地組成任意階不同類型的濾波器。同時，在系統(tǒng)運行中，外部CPU可以靈活修改濾波器系數(shù)，改變?yōu)V波器的頻率響應，滿足特定的應用要求。