基于FPGA的電梯控制器系統(tǒng)設(shè)計(jì)

2.3 仿真驗(yàn)證

本文根據(jù)上述算法，采用Verilog HDL語(yǔ)言在FPGA上實(shí)現(xiàn)了一個(gè)三層電梯控制器。對(duì)于實(shí)現(xiàn)來(lái)說(shuō)，三層電梯或者多層電梯的控制器只是Verilog代碼數(shù)量的不同，其算法則完全是本文提出的算法，沒有區(qū)別。本文只所以實(shí)現(xiàn)了一個(gè)三層電梯控制器，是因?yàn)橛布_發(fā)環(huán)境的資源（包括按鈕的數(shù)量、指示燈的數(shù)量）僅滿足三層電梯控制器的驗(yàn)證。

三層電梯控制器的仿真波形如圖3所示。

圖3 三層電梯控制器的仿真波形

仿真波形說(shuō)明：電梯內(nèi)外按鈕，當(dāng)其值由0變?yōu)?即表示被按下。圖中，各層電梯間內(nèi)外的銨鈕被按下是隨機(jī)發(fā)生的。

由仿真波形可以看出，電梯的運(yùn)行符合設(shè)計(jì)要求。

2.4 硬件驗(yàn)證

本文的設(shè)計(jì)經(jīng)引腳鎖定并下載到硬件開發(fā)環(huán)境中，經(jīng)測(cè)試完全正確。

具體硬件開發(fā)環(huán)境為GW48-PK2實(shí)驗(yàn)開發(fā)系統(tǒng)。

CLK選擇clk0，頻率可選擇為256Hz。

鍵1、2、3對(duì)應(yīng)電梯內(nèi)各層的按鈕；鍵4、5對(duì)應(yīng)一二樓層電梯外的向上銨鈕；鍵6、7對(duì)應(yīng)二三樓層電梯外的向下銨鈕；鍵8對(duì)應(yīng)系統(tǒng)復(fù)位鍵；燈1、2、3指示電梯內(nèi)各層的按鈕被按下；燈4、5指示一二樓層電梯外的向上銨鈕被按下；燈6、7指示二三樓層電梯外的向下銨鈕被按下；燈8指示開門。

電梯所在層數(shù)由數(shù)碼管1指示。

3 結(jié)論

本文的電梯控制器設(shè)計(jì)，結(jié)合了深圳信息職業(yè)技術(shù)學(xué)院的實(shí)際電梯的運(yùn)行情況，易于學(xué)生理解和接受，對(duì)于工學(xué)結(jié)合的教學(xué)改革，是一個(gè)非常好的實(shí)踐項(xiàng)目。另外，本文提出的電梯控制器算法適合于任意樓層，并在FPGA開發(fā)環(huán)境中進(jìn)行了驗(yàn)證，具有很強(qiáng)的適應(yīng)性和實(shí)用性。