基于FPGA的程控濾波器的設(shè)計
加入技術(shù)交流群
3．4 四階橢圓低通模塊
系統(tǒng)要求制作一個四階橢圓型低通濾波器，帶內(nèi)起伏≤1 dB，-3 dB通帶為50 kHz，采用無源LC橢圓低通濾波器來實現(xiàn)。用Filter Sol ution模擬仿真濾波器，隨后在Multisim中再模擬仿真并調(diào)整電容、電感的參數(shù)使其為標稱值。此外，在橢圓濾波器前后接射級跟隨器避免前后級影岣。具體電路如圖5所示。本文引用地址：http://m.butianyuan.cn/article/190784.htm
4 系統(tǒng)軟件設(shè)計
系統(tǒng)軟件設(shè)計由單片機和FPGA組成，用戶可以通過界面的顯示選擇高通、低通和橢圓濾波器，可以設(shè)置截止頻率，同時可以顯示幅頻曲線。其中單片機主要完成用戶的輸入輸出處理和系統(tǒng)控制，FPGA主要完成的功能有：控制AD9851產(chǎn)生掃頻信號、控制濾波器截止頻率的時鐘信號的產(chǎn)生以及控制兩塊D／A以顯示幅頻特性曲線。程序流程圖如圖6所示。
5 測試方案與測試結(jié)果
5．1 放大器測試
放大器輸入端的正弦信號頻率為10 kHz，振幅為10 mV，設(shè)定增益大小分別為10、20、30、40、50、60dB，用示波器測量實際輸出幅值，計算出實際增益，其誤差小于1％。此外，測得放大器通頻帶為1～200kHz。
5．2 低通、高通濾波器測試
將放大器增益設(shè)置為40dB，濾波器設(shè)置為低通濾波器，預(yù)置濾波器截止頻率在1～30 kHz范圍，步進為1kHz。用示波器測量實際截止頻率，計算相對誤差小于1．5％，且2fc處的電壓總增益小于20dB。高通濾波器測試方法同理。
5．3 橢圓濾波器測試
放大器增益設(shè)置為40 dB，用示波器測量實際-3 dB截止頻率和200 kHz處的總電壓增益。測得fc=50．0kHz，在150 kHz處幅度就已幾乎衰減到0。
5．4 幅頻特性與相頻特性測試
測量低通、高通濾波器的頻率特性，在示波器上顯示其幅頻特性曲線，與所設(shè)置的濾波模式及截止頻率相符。
6 結(jié)束語
本系統(tǒng)放大器增益范圍10～60 dB，通頻帶1～200 kHz，增益誤差小于1％。濾波器截止頻率范圍1～30kHz，誤差小于1．5％。橢圓濾波器截止頻率誤差為0，在150 kHz處幅度幾乎衰減到0。誤差主要來源于時鐘頻率，當截止頻率為20 kHz的時候，所需最高的時鐘頻率為2MHz，不能保證很好的時鐘沿，而且時鐘頻率也不可能精確地控制，以及放大器的非線性誤差。此外，利用DAC0800和有效值檢波電路實現(xiàn)了幅頻特性測試儀，系統(tǒng)整體性能良好。整個系統(tǒng)在單片機和FPGA的有機結(jié)合、協(xié)同控制下，工作穩(wěn)定，測量精度高，人機交互靈活。
評論