FSK／PSK調(diào)制的FPGA實現(xiàn)
加入技術(shù)交流群
2．1 分頻器
分頻器對頻率為f0的時鐘輸入信號clk分別以分頻系數(shù)D1，D2和D3產(chǎn)生FSK／PSK調(diào)制器和m序列的基準時鐘信號f1，f2和f3。其關(guān)系如式(1)所示。
f1和f2決定了FSK調(diào)制信號的兩個載波頻率，f2決定了PSK調(diào)制信號的載波頻率，f3決定了基帶碼元速率。為了保證每個基帶碼元的寬度T是載波周期的整數(shù)倍，在選擇分頻系數(shù)時應(yīng)滿足式(2)。
式中，M為D1和D2的最小公倍數(shù)。
2．2 m序列產(chǎn)生器
m序列是由多級移位寄存器或其他延遲元件通過線性反饋產(chǎn)生的最長的碼序列。m序列的最大長度取決于移位寄存器的級數(shù)，而碼的結(jié)構(gòu)取決于反饋抽頭的位置和數(shù)量。其特點是：隨機特性、預(yù)先可確定性、循環(huán)特性。
本設(shè)計利用帶有兩個反饋抽頭的3級反饋移位寄存器得到一串7位循環(huán)序列“1110010”，并采取措施防止進入全“0”狀態(tài)。通過更換時鐘頻率，可以方便地改變輸入碼元的速率。這一系列的循環(huán)序列碼作為基帶信號碼元。其電路結(jié)構(gòu)如圖3所示。本文引用地址：http://m.butianyuan.cn/article/191198.htm
2．3 FSK／PSK調(diào)制器
FSK／PSK調(diào)制器由時鐘選擇模塊、跳變檢測模塊和DDS信號發(fā)生模塊3部分組成。原理如圖4所示。
評論