FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

2．3 告警控制電路

告警控制電路的功能是根據(jù)心率計(jì)算電路得到的瞬時(shí)心率值來判斷心率的狀態(tài)：心跳到否正常、是否過快或過慢、是否心率不齊。如果心率處于60～120的范圍，則心跳正常；如果心率小于60，則心跳過慢，如果心跳大于120，則心跳過快；如果相鄰兩次測量的心率值認(rèn)為心率不齊。這些判斷是由一系列比較器完成的，用VHDL語言實(shí)現(xiàn)比較簡單，這里不再詳述。

完成比較判斷后，告警控制電路將代表不同心率狀態(tài)的字母E（正常）、F或S（過快或過慢）及I（心率不齊）的七段顯示代碼以8Hz的頻率分別送到三個(gè)LED顯示器進(jìn)行報(bào)警顯示，同時(shí)將不同心率狀態(tài)信號(hào)以8Hz的頻率分別送到三個(gè)不同顏色的發(fā)光二極管進(jìn)行報(bào)警顯示。

2．4 時(shí)鐘分頻電路

時(shí)鐘分頻電路的功能是將系統(tǒng)提供的主時(shí)鐘進(jìn)行分頻，提供其它模塊電路所需的兩個(gè)時(shí)鐘（1kHz和8kHz）。其中，周期計(jì)數(shù)器的時(shí)鐘（clk1）決定了周期計(jì)數(shù)器的位數(shù)。當(dāng)心率測量范圍為20～200跳/分鐘時(shí)，對(duì)慶的心率周期T為3～0.3秒。若時(shí)鐘信號(hào)clk1的頻率f0=1kHz，則在最低心率（20跳/分鐘）時(shí)的計(jì)數(shù)值N=3/10 -3=3000，因此計(jì)數(shù)器的位數(shù)為12位。由下面的性能評(píng)價(jià)佛標(biāo)分析可知，更高的時(shí)鐘頻率可擴(kuò)大心率測量范圍并提高測量分辨率，但同時(shí)分增加電路的復(fù)雜性；而報(bào)警控制電路的時(shí)鐘（clk2）決定了顯示閃爍的快慢。在FPGA中，時(shí)鐘分頻電路一般是通過VHDL語言的進(jìn)程語句由計(jì)數(shù)器實(shí)現(xiàn)的。

3 性能評(píng)價(jià)指標(biāo)

心率計(jì)數(shù)能評(píng)價(jià)指標(biāo)主要包括測量誤差和分辨率。由表1可知，由于計(jì)數(shù)值N的邊辦取值對(duì)應(yīng)于相鄰兩個(gè)心率值的中點(diǎn)，故在20～200跳/分鐘范圍內(nèi)測量的每一個(gè)顯示心率值的誤差都為0.5跳/分鐘。最大相對(duì)誤差（用百分比表示）如圖5所示。相對(duì)誤差的最大值發(fā)生在最低心率20跳/分鐘處，隨著心率值的增加，相對(duì)誤差減小。當(dāng)心率值大于或等于50跳/分鐘時(shí)，相對(duì)誤差小于1%，而當(dāng)心率值大于100跳/分鐘時(shí)，相對(duì)誤差小于0.5%。

另一個(gè)性能指標(biāo)是儀器的分辨率。由瞬時(shí)心率IHR=6×10 4/N和表1可知，當(dāng)周期計(jì)數(shù)值N較小時(shí)，N變化一個(gè)單位（增大或減小1）對(duì)應(yīng)瞬時(shí)心率變化比較大。因此，高心率處的分辨率較差，而低心率處的分辨率較好。在瞬時(shí)心率接近200跳/分鐘時(shí)，N值很小，分辨率為1跳/分鐘；在較低的瞬時(shí)心率時(shí)，分辨率小于1跳/分鐘。

如果將時(shí)鐘頻率提高到8kHz，同時(shí)將周期計(jì)數(shù)器的位數(shù)提高到16位，分辨率將會(huì)大幅提高。此時(shí)，在瞬時(shí)心率接近200跳/分鐘處，分辨率會(huì)小于0.1跳/分鐘，而在瞬時(shí)心率較低處，分辨率將進(jìn)一步變好。因此，在20～200跳/分鐘的心率范圍內(nèi)，可以0.1跳/分鐘的分辨率顯示所有心率。不過，將周期計(jì)數(shù)器從12位提高到16位會(huì)增加電路的復(fù)雜性。另外，在實(shí)際心率測量中，人們習(xí)慣1跳/分鐘的分辨率，更高的分辨率沒有必要。

基于FPGA的數(shù)字心率計(jì)測量精度高，測量范圍寬，在20～200跳/分鐘的測試范圍內(nèi)，最大誤差為2.5%，而當(dāng)心率大于50跳/分鐘時(shí)，誤差小于1%，而且它的工作穩(wěn)定性和可靠性好、功耗低、不需要電路參數(shù)校正和靈敏度調(diào)節(jié)，能夠測量瞬時(shí)心率和平均心率，并具有心率異常報(bào)警功能。因此，與文獻(xiàn)中報(bào)道的其它心率計(jì)相比，具有更好的性能。