新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > π/4-DQPSK差分解調(diào)器的數(shù)字化FPGA設(shè)計(jì)與實(shí)現(xiàn)

π/4-DQPSK差分解調(diào)器的數(shù)字化FPGA設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2011-03-28 來源:網(wǎng)絡(luò) 收藏

f.JPG


經(jīng)過混頻后進(jìn)入的信號(hào)φ(t)的波形如圖3所示,設(shè)上支路為A,下支路為B。那么,經(jīng)延遲移相后,其上、下兩支路分別為:
e.JPG
而乘法器的輸出為:
g.JPG
其A、B支路的乘法器輸出波形如圖4所示。表2所列為π/4-解調(diào)判決準(zhǔn)則。

i.JPG

fpga相關(guān)文章:fpga是什么




關(guān)鍵詞: DQPSK FPGA 差分 解調(diào)器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉