新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > MAX1032結(jié)合CPLD的應(yīng)用

MAX1032結(jié)合CPLD的應(yīng)用

作者: 時(shí)間:2010-11-11 來(lái)源:網(wǎng)絡(luò) 收藏



圖6所示是Modelsim的仿真波形。SCLK上跳沿DIN_out的數(shù)據(jù)被讀取。

本文引用地址:http://m.butianyuan.cn/article/191480.htm


程序的第二部分的作用是將輸出的串行采樣結(jié)果存入內(nèi)部的一個(gè)14位寄存器。采樣結(jié)果DOUT_in_S是14位的串行序列。在SCLK的上跳沿讀取數(shù)據(jù)后,可將其存到一個(gè)內(nèi)部寄存器,再由DOUT選擇輸出寄存器的高或低八位數(shù)據(jù)讀出。最后的采樣結(jié)果是并行輸出的。總共2個(gè)字節(jié),末兩位數(shù)據(jù)無(wú)效。對(duì)于外部時(shí)鐘模式,可從加載轉(zhuǎn)換啟動(dòng)字開(kāi)始計(jì)算,在第16個(gè)SCLK下跳沿,芯片將輸入采樣結(jié)果。得到結(jié)果即可按照公式(采樣電壓=12x(轉(zhuǎn)換成十進(jìn)制的輸出結(jié)果)/16384)進(jìn)行計(jì)算。以下是這部分功能的可綜合代碼:



關(guān)鍵詞: 1032 CPLD MAX

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉