基于FPGA的數(shù)字幅頻均衡功率放大器的解決方案

　　采用Tina 仿真軟件中的Signal Analyzer 測得帶阻網(wǎng)絡(luò)輸出信號的幅頻特性如圖2 所示。

圖2 帶阻網(wǎng)絡(luò)輸出信號的幅頻特性

　　2.3 數(shù)字信號均衡處理模塊電路設(shè)計

　　均衡技術(shù)的實質(zhì)是在某種優(yōu)化規(guī)則下完成隨機(jī)信號的最優(yōu)濾波。因此信號的幅頻均衡問題即轉(zhuǎn)變?yōu)闉V波器的設(shè)計問題。在大多數(shù)使用均衡器的通信系統(tǒng)中，信道特性是未知的；并且在許多情況下，信道響應(yīng)是時變的，在這種情況下，應(yīng)將均衡器設(shè)計成對信道響應(yīng)是可調(diào)的；對時變信道，應(yīng)設(shè)計成對信道響應(yīng)的時變是自適應(yīng)的。所以自適應(yīng)均衡器在通信系統(tǒng)中得到普遍應(yīng)用。但本賽題中，因為其采用帶阻網(wǎng)絡(luò)模擬實際的信道，但帶阻網(wǎng)絡(luò)中所有器件參數(shù)均為固定值，不存在時變問題，故設(shè)計的濾波器系數(shù)無需自適應(yīng)。

　　均衡模塊采用Altera 公司的CycloneII 系列FPGA 作為信號濾波處理的核心； A/D 轉(zhuǎn)換模塊采用TI 的高速8 位A/D 轉(zhuǎn)換器TLC5540，它的最高轉(zhuǎn)換速率可達(dá)每秒40 兆字節(jié)；D/A 模塊采用10 位高速轉(zhuǎn)換芯片THS5651。

　　為實現(xiàn)對如圖2 所示的衰減進(jìn)行補(bǔ)償，均衡模塊采用了截止頻率均為400HZ 的低通濾波器和高通濾波器的疊加。濾波器組原理圖如圖3 所示。

　　2.4 功率放大電路設(shè)計

　　根據(jù)題目要求,末級功率放大電路采用分立的大功率MOS 管實現(xiàn),與分立的OCL 低功放相比，MOS 管功放具有激勵功率小，輸出功率大，輸出漏極電流具有負(fù)溫度系數(shù)，安全可靠，且有工作頻率高，偏置簡單等優(yōu)點(diǎn)。電路如圖3所示，以運(yùn)放的輸出作為OCL 的輸入，達(dá)到抑制零點(diǎn)漂移的效果。此方案中用三極管來驅(qū)動MOS 管，集基極間的電容C4、C5 為高頻防振電容。（注：圖中數(shù)據(jù)為參考數(shù)值）

圖3 MOS 管功率放大器