基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)
加入技術(shù)交流群
2．4 角度值轉(zhuǎn)換模塊
誤差補(bǔ)償后的角度值，是以二進(jìn)制顯示的角度，即如表1所示的R1～R17，不同的位代表的角度值不同。為了方便顯示和后續(xù)電路運(yùn)算，還要對(duì)二進(jìn)制角度值進(jìn)行轉(zhuǎn)換，將其轉(zhuǎn)換為以度分秒顯示的角度值。直接按各個(gè)位的權(quán)重進(jìn)行轉(zhuǎn)換，涉及到多次乘法和除法運(yùn)算，影響整個(gè)電路的速度。通過查表可以避開免乘法和除法運(yùn)算，但是直接查表需要很大的ROM空間，這里采用分段查表法，把誤差補(bǔ)償后的數(shù)據(jù)分成整度數(shù)的位R1～R3和帶分秒的位R4～R17，其中R4～R17按度分秒分別進(jìn)行查表，再將查到的整度數(shù)和R1～R3查到的整度數(shù)做加法運(yùn)算。這樣可以將ROM空間減小到原來的大約1／8。
3 仿真驗(yàn)證
現(xiàn)將誤差補(bǔ)償、數(shù)據(jù)組合、角度轉(zhuǎn)換3個(gè)模塊進(jìn)行仿真。仿真是基于Altera公司的EP2C35F484C6型FGPA，仿真中建立了3種情況的測(cè)試平臺(tái)，仿真結(jié)果如圖4所示。本文引用地址：http://m.butianyuan.cn/article/191539.htm
仿真的時(shí)鐘周期為10 nS，dbl～dbl8為FPGA的輸入信號(hào)，其中dbl為最高位。db的高6位dbl～db6為AD2S82A的輸出(P1～P6)，db的其他位db7～dbl8為AD2S80A的輸出(Ql～Q12)，db_outl～db_out17為誤差補(bǔ)償后的數(shù)據(jù)，再用db_outl～db_outl7去分段查表。圖4中deg為度數(shù)輸出，min為分?jǐn)?shù)輸出，sec為秒數(shù)輸出。
從仿真結(jié)果可以看出，當(dāng)db6(P5)和db7(Q1)不同時(shí)，就要進(jìn)行誤差補(bǔ)償。誤差補(bǔ)償后的數(shù)據(jù)再通過分段查表，就可以得到正確的以度分秒顯示的角度值。
4 結(jié)語
提出并建立了一種基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)。該方案的主要特點(diǎn)是充分利用了FPGA豐富的硬件資源，將復(fù)雜的數(shù)學(xué)運(yùn)算和控制運(yùn)算用硬件來實(shí)現(xiàn)，大大提高了轉(zhuǎn)換的速率和整個(gè)系統(tǒng)的穩(wěn)定性。該方案也可以輕松地移植到更多極對(duì)數(shù)的旋轉(zhuǎn)變壓器或感應(yīng)同步器上，可進(jìn)一步提高轉(zhuǎn)換的精度。
評(píng)論