基于FPGA的圖形點陣液晶顯示模塊的應(yīng)用設(shè)計
加入技術(shù)交流群
1．2 FPGA控制器簡介
通過編程可配置FPGA內(nèi)部的邏輯單元，從而用軟件實現(xiàn)液晶顯示控制器的設(shè)計。本方案中的FPGA主要負責(zé)液晶顯示模塊的系統(tǒng)時序、讀寫控制和顯示數(shù)據(jù)的存取。其內(nèi)部的嵌入式陣列塊EAB是輸入端口和輸出端口都帶有觸發(fā)器的RAM塊，可實現(xiàn)小容量的FIFO、ROM和RAM，使用時，通過調(diào)用這些EAB即可實現(xiàn)字符的存儲，并通過地址值讀取數(shù)據(jù)以供LCD顯示器顯示。
為了滿足FPGA的工作條件，設(shè)計時還必須完成外部電路的設(shè)計，如外部存儲器、工作電源以及外部輸入時鐘(即晶振)電路的設(shè)計，圖1所示是FPGA電路的組成框圖。本文引用地址：http://m.butianyuan.cn/article/191576.htm
l．3 液晶顯示模塊與FPGA的接口設(shè)計
通常計算機和內(nèi)嵌T6963C的液晶顯示器都有兩種連接方式，即直接和間接方式。直接方式是把LCM直接掛在計算機總線上，模塊的數(shù)據(jù)線接計算機的數(shù)據(jù)總線，片選和寄存器信號由計算機的地址總線提供，讀和寫操作由計算機的讀寫操作信號控制，這種方式可廣泛用于單片機控制的液晶顯示系統(tǒng)。間接方式是將計算機的8位并行口與模塊的數(shù)據(jù)線連接，另外3個并行I／O接口作為LCM的時序控制線，這樣，由于并行口是專用的，所以片選信號可以直接接地。由于VEE可以提供LCD驅(qū)動負壓，設(shè)計中可采用外接負壓的方式：將VO接變阻器的調(diào)節(jié)端，然后調(diào)節(jié)適當(dāng)電壓，并驅(qū)動液晶顯示從而達到最好的對比度效果：C／D和DO～D7分別由FPGA分配通用I／O接口，F(xiàn)S接地是為了選用8x8的顯示字體，其硬件接口連接圖如圖2所示。
2 軟件實現(xiàn)
本系統(tǒng)的軟件設(shè)計可基于VHDL語言編寫。軟件設(shè)計的關(guān)鍵在控制器時序的基礎(chǔ)上完成液晶顯示器與FPGA之間數(shù)據(jù)和指令的讀寫和狀態(tài)的檢測。對液晶顯示器的顯示控制實際上就是FPGA與T6963C控制器的數(shù)據(jù)交換。T6963C的部分指令如表2所列。
評論