基于FPGA的OPB_AHB總線橋接器的設計

　　在主設備從虛擬從設備讀取數(shù)據(jù)時， SOPB_RNW為高電平，橋接器作為 AHB上的主設備將AHB_mem存儲器的數(shù)據(jù)通過 AHB_Rdata讀取到Sl_Dbus數(shù)據(jù)總線上，并在 WData.txt文件中顯示出來，仿真結果如圖 3 (b)所示。

圖3 (b) OPB2AHB_Brg讀數(shù)據(jù)仿真波形

　　5.2 AHB2OPB_Brg的驗證

　　AHB2OPB_Brg驗證平臺主要分為測試激勵，被測對象以及響應輸出三部分。測試過程為：首先對測試激勵進行初始化，產(chǎn)生時鐘信號和復位信號及控制信號，然后向虛擬 OPB從設備（mem存儲器）寫數(shù)據(jù)，寫完數(shù)據(jù)后等待一段時間在進行讀取數(shù)據(jù)操作。在ModelSim中仿真結果如圖 4所示。

　　通過觀察，當寫信號時， AHB_WData數(shù)據(jù)總線上的數(shù)據(jù)能夠正確的寫入到虛擬從設備 OPB_mem中，當讀信號有效時，虛擬從誒設備 OPB_mem中的數(shù)據(jù)能夠正確通過 OPB_Dbus傳輸?shù)紸HB_RData總線上。

　　6.結束語

　　本文在分析了 AMBA總線協(xié)議和 OPB總線協(xié)議的基礎上，給出了OPB_AHB橋接器的設計和驗證方案。本文作者創(chuàng)新點是采用同步設計和流水線設計方法，能夠正確的轉(zhuǎn)換 OPB總線與 AHB總線之間的數(shù)據(jù)、地址、控制信號，提高了系統(tǒng)的運行速度和穩(wěn)定性。最后通過 Xilinx的ISE綜合和時序仿真，最高頻率達到 100MHZ,并導入到 EDK環(huán)境中，選擇MicroBlaze軟核處理器構建 SoC系統(tǒng)，實現(xiàn) OPB與AHB總線協(xié)議的互連。