FPGA的可重構(gòu)測控系統(tǒng)應用設(shè)計
加入技術(shù)交流群
2 基于FPGA的RMS的設(shè)計
2．1 基于FPGA的RMS的設(shè)計原則
進行可重構(gòu)測試系統(tǒng)的設(shè)計應遵循以下基本原則：
(1)接口標準化
在測控系統(tǒng)的接口設(shè)計上，盡量采用開放式、標準化體系的接口標準，例如采用通用的讀寫、控制總線結(jié)構(gòu)、標準的伺服驅(qū)動接口等。
(2)功能實現(xiàn)模塊化
RMS的軟件和硬件設(shè)計均采用模塊化的設(shè)計思想。依功能進行模塊劃分，合理分配給FPGA器件和DSP器件。對于FPGA器件的功能，采用硬件描述語言進行邏輯描述，經(jīng)功能設(shè)計、時序仿真、電路測試、模塊封裝，制作成專門的測控IP，供設(shè)計平臺調(diào)用。
(3)系統(tǒng)集成化、開放化
將自己開發(fā)的測控IP和從其他IP供應商處購買到的標準IP，利用專門的綜合軟件集成為測控系統(tǒng)。還可以通過裁剪和重整不同的IP來改變設(shè)計，達到既能實現(xiàn)功能定制、滿足目前測控要求，又具有開放性、能適應未來功能擴展的目標。
(4)根據(jù)系統(tǒng)規(guī)模靈活選用主控制器
作為RMS的核心，可重構(gòu)主控制器是體現(xiàn)RMS規(guī)模和功能不同的關(guān)鍵器件?？梢愿鶕?jù)測控對象的需要靈活選擇其實現(xiàn)器件及功能模塊，以實現(xiàn)功能和造價的合理平衡。可以選用低成本的FPGA方案，以有限狀態(tài)機(FSM)模式完成功能設(shè)計，以JTAG被動串行方式下載實現(xiàn)靜態(tài)重構(gòu)，用于簡單、低速的數(shù)據(jù)采集；也可以選用高性能的SOPC方案，實現(xiàn)可動態(tài)重構(gòu)，以滿足高速、復雜數(shù)據(jù)處理的需要。
(5)嵌入式特征
RMS具有功能可裁剪、結(jié)構(gòu)重定義和軟硬件協(xié)同設(shè)計特征，是典型的嵌入式系統(tǒng)。
2．2 基于FPGA的RMS的結(jié)構(gòu)與設(shè)計
RMS可以視為一個通用的測控設(shè)計平臺，其硬件基本結(jié)構(gòu)如圖1所示。 本文引用地址：http://m.butianyuan.cn/article/191608.htm
該測控系統(tǒng)由主控計算機和相對獨立的基于FPGA器件的測控系統(tǒng)兩大部分，通過通信接口連接而成。主控計算機主要實現(xiàn)人機對話功能，包括測試數(shù)據(jù)的處理、顯示及儀器軟面板的控制，可以利用虛擬儀器技術(shù)實現(xiàn)?；贔PGA器件的測控系統(tǒng)包括數(shù)據(jù)采集與輸出控制單元、FPGA單元和DSP單元，3個單元均有可重構(gòu)功能，并接受主控制器單元的控制?；竟δ軌K是指作為計算機系統(tǒng)通用的不可或缺的電源、系統(tǒng)監(jiān)控模塊及存儲器模塊。
2．2．1 可重構(gòu)數(shù)據(jù)采集與輸出控制單元
該單元作為RMS的前向、后向通道與被測控對象直接相連。其中的信號調(diào)理電路可以設(shè)計成通用形式，并根據(jù)測控對象的數(shù)量、量程、模擬／數(shù)字類型、濾波參數(shù)等進行重定義和調(diào)整。例如可以采用可重構(gòu)PAD器件直接與模擬測試對象相連，并由主控計算機完成設(shè)計、仿真、測試，通過主控制器單元實現(xiàn)重構(gòu)。
2．2．2 可重構(gòu)FPGA單元和可重構(gòu)DSP單元
FPGA單元和DSP單元的功能可以預先根據(jù)實際測試對象的需要進行合理劃分，并在主控計算機上以IP核的方式完成設(shè)計、仿真、測試和整合的全過程，最后的配置數(shù)據(jù)流文件預先存放于相應的配置存儲器中(一般為SRAM或Flash存儲器)。這種靜態(tài)重構(gòu)方式適用于對配置實時性要求不太高的一般場合，選用基于SRAM的FPGA器件和通用DSP即可。如果對配置切換的實時性要求較高，則可以選用特定的適于動態(tài)配置的FPGA器件，但成本要高昂得多。
2．2．3 可重構(gòu)主控制器
主控制器單元是實現(xiàn)可重構(gòu)功能的關(guān)鍵部分，它既是測控系統(tǒng)與主控計算機數(shù)據(jù)傳遞的通道，又是數(shù)據(jù)采集與輸出控制單元、FPGA單元和DSP單元的控制中樞。在系統(tǒng)重構(gòu)模式下，它接收主控計算機的重構(gòu)指令和數(shù)據(jù)，對FPGA和DSP的配置存儲器進行在線編程；在正常測控模式下，主控制器從FPGA和DSP獲得采集和處理的數(shù)據(jù)，并送主控計算機處理。
主控制器的設(shè)計可以根據(jù)系統(tǒng)規(guī)模合理選擇，可以采用通用MCU(如51系列單片機)、嵌入式SoC(如ARM)；也可利用FPGA器件實現(xiàn)，例如選用A1tera公司的Nios軟處理器核基于SOPC方法進行設(shè)計。
2．2．4 通信結(jié)構(gòu)
RMS通信結(jié)構(gòu)的選擇對系統(tǒng)的工作速度、實時性以及成本來說至關(guān)重要。
從通用性角度考慮，RMS的通信結(jié)構(gòu)可以根據(jù)系統(tǒng)規(guī)模的需要選擇不同的形式。大型測控系統(tǒng)可以選用專用測控總線(如GPIB、CPI、CPCI等)，以標準化、模塊化插卡形式與主控計算機相連；小型系統(tǒng)則可以根據(jù)需要選用通用總線(如RS232、UART、USB、CAN總線)，有選擇地添加可編程I／O口、ZigBee無線通信接口、TCP／IP協(xié)議、以太網(wǎng)接口等通信、網(wǎng)絡擴展接口，以滿足無線通信和網(wǎng)絡測控功能擴展的需要。不論規(guī)模大小，接口類型各異，都可用IP模塊的形式進行設(shè)計并配置到FPGA器件上，以滿足不同應用需要。
值得注意的是，測控系統(tǒng)的通信結(jié)構(gòu)設(shè)計不僅要包括系統(tǒng)總線的設(shè)計，還包括FPGA片內(nèi)通信結(jié)構(gòu)的設(shè)計。典型的可重構(gòu)FPGA片內(nèi)通信結(jié)構(gòu)通常有片上總線和片上網(wǎng)絡兩種策略。片上網(wǎng)絡結(jié)構(gòu)雖能較好地體現(xiàn)結(jié)構(gòu)參數(shù)要求，但面積花費巨大；而片上總線結(jié)構(gòu)憑借靈活性高、可延展、設(shè)計開銷小、帶寬要求較低、時延較短等優(yōu)點，成為RMS的首選?？紤]到FPGA的配置需要，在通信模塊、主控制器模塊和FPGA器件內(nèi)都應設(shè)計相應的JTAG接口，以滿足數(shù)據(jù)流配置和在線測試的需要。
2．2．5 軟件重構(gòu)
軟件重構(gòu)是作為軟硬件協(xié)同設(shè)計實現(xiàn)的測控系統(tǒng)重構(gòu)的必要內(nèi)容。傳統(tǒng)的測控軟件常常是針對具體的測控、對象和硬件資源設(shè)計的，從而限制了不同型號、不同廠家、不同硬件接口的測控器件的使用。為實現(xiàn)測控系統(tǒng)的軟件重構(gòu)，應打破傳統(tǒng)測控軟件的設(shè)計思路，采用“基于程序框架和可復用構(gòu)件”的軟件復用思路”。如圖2所示，將測控軟件劃分為測控軟件平臺和測控驅(qū)動程序兩部分，其間通過軟件平臺提供的軟件接口來實現(xiàn)動態(tài)鏈接。測控軟件平臺主要實現(xiàn)主控計算機功能的控制，以及主控計算機與測控系統(tǒng)的驅(qū)動程序之間的數(shù)據(jù)通信。
評論