基于FPGA的無線同播頻率校準(zhǔn)裝置的設(shè)計(jì)
加入技術(shù)交流群
1．3 分級(jí)控制方案
基于效率和精度的需要，本設(shè)計(jì)采用分級(jí)控制方案。GPS秒脈沖信號(hào)的精度誤差為20ns，折算12．8MHz頻率，最大頻偏為20ppm。若以1秒作為時(shí)長比較脈沖數(shù)，調(diào)整的精度無法達(dá)到要求，同頻干擾依然存在。由于秒脈沖信號(hào)的精度誤差呈均勻分布，加長檢測(cè)的時(shí)間可以提高信號(hào)精度，從而提高校準(zhǔn)精度。但校準(zhǔn)效率會(huì)下降，發(fā)射準(zhǔn)備時(shí)間增加。另一方面，DAC的控制方式也影響系統(tǒng)的精度和效率。單次調(diào)整幅度大，效率高但精度低，幅度小則需時(shí)過長，所以不能以固定的幅度調(diào)整。根據(jù)VC-TCXO和DAC8552的參數(shù)，DAC最小的調(diào)整幅度為0．015Hz，DAC數(shù)值與VC-TCXO頻率的關(guān)系是：
f(b)=12．8MHz+(b-b)×O．015Hz
式中f(b)是當(dāng)前VC-TCXO頻率，b是FPGA寫入DAC的數(shù)值，b’是VC-TCXO輸出12．8MHz時(shí)對(duì)應(yīng)的DAC數(shù)值。VC-TCXO的電壓可調(diào)范圍是1．65±1．0V，折算b的有效范圍為12 909～52 627。
為了平衡精度和效率的需要，系統(tǒng)采用了分級(jí)控制的方案。如表1所示，系統(tǒng)控制的邏輯分為五級(jí)。等級(jí)3的頻偏和調(diào)整幅度最小，檢測(cè)時(shí)間最長。脈沖數(shù)上下限用于固定時(shí)長內(nèi)脈沖數(shù)的比較，判斷是否需要調(diào)級(jí)。VC-TCXO的溫度和老化的因素使晶體頻率的上下限改變，所以等級(jí)1沒有計(jì)數(shù)脈沖下限，等級(jí)5沒有上限。FPGA根據(jù)當(dāng)前的級(jí)別設(shè)定檢測(cè)時(shí)間，再通過收到的脈沖數(shù)判斷升級(jí)、降級(jí)或是調(diào)整電壓值。本文引用地址：http://m.butianyuan.cn/article/191781.htm
2 FPGA設(shè)計(jì)
2．1 FPGA頂層設(shè)計(jì)
FPGA的設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，用Verilog HDL語言描述，在Actel公司的開發(fā)軟件libero8．0中進(jìn)行綜合、優(yōu)化、仿真和定時(shí)分析。頂層設(shè)計(jì)由PLL、分級(jí)控制、脈沖計(jì)數(shù)模塊以及電壓控制模塊組成，如圖2所示。
工作過程為：首先，初始化FPGA，電壓控制模塊將DAC8552的電壓輸出值置于中位(1．65V)，分級(jí)控制模塊的開始分級(jí)設(shè)定為3，并通過level[2∶0]連線將級(jí)別賦給脈沖計(jì)數(shù)模塊和電壓控制模塊；分級(jí)控制模塊收到GPS秒脈沖時(shí)，通過auto reset啟動(dòng)脈沖計(jì)數(shù)模塊，收到read信號(hào)時(shí)讀入judge[1∶0]，judge[1∶0]的意義如表2所示。如果judge[1∶0]=00，level[2∶0]不為1，level[2∶0]降級(jí)；judge[1∶0]=01，level[2∶0]不為5，level[2∶0]升級(jí)；judge[1∶0]為10或11，通過step和load引腳調(diào)整電壓控制模塊。
評(píng)論