基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法

上位機(jī)通過下載線用Quartus軟件工具對(duì)EPCS配置芯片進(jìn)行配置程序的燒寫操作，其配置文件必須為pof文件格式。在所設(shè)計(jì)的系統(tǒng)文件編譯完成后，Quartus軟件就可以生成燒寫所需的pof格式文件。
2．3 可重構(gòu)系統(tǒng)設(shè)計(jì)
本設(shè)計(jì)主要是通過DSP的串口向CPLD器件發(fā)送控制命令以及要進(jìn)行配置的數(shù)據(jù)包，CPLD解析命令后再執(zhí)行相應(yīng)的操作，以完成EPCS配置芯片所需的下載時(shí)序及配置數(shù)據(jù)。當(dāng)EPCS配置芯片的數(shù)據(jù)下載完成后，再進(jìn)行FPGA從配置芯片下載新的系統(tǒng)配置程序過程。一般情況下，在系統(tǒng)上電后，F(xiàn)PGA都要馬上從EPCS配置芯片中下載配置文件。在對(duì)EPCS配置芯片進(jìn)行控制時(shí)，首先要讓FPGA釋放對(duì)EPCS配置芯片的控制，而且，在對(duì)EPCS配置芯片寫數(shù)據(jù)的操作完成后，又要將控制權(quán)交與FPGA，以便FPGA能夠下載最后一次完成的配置程序。本系統(tǒng)的可重構(gòu)原理圖如圖2所示。

FPGA可重構(gòu)系統(tǒng)中，DSP通過一個(gè)串口與CPLD進(jìn)行通信，串口由數(shù)據(jù)信號(hào)線BDX、幀信號(hào)線BFSX以及時(shí)鐘信號(hào)線BCLKX組成，所有的控制命令和程序數(shù)據(jù)都是通過這三條信號(hào)來(lái)傳送的。FPGA器件的CONF_DONE信號(hào)線、nSTATUS信號(hào)線和nCONFIG信號(hào)線均需要用大小為10kΩ的電阻上拉，而nCE信號(hào)線則需用10kΩ的下拉電阻。CPLD器件通過nCONFIG信號(hào)線和nCE信號(hào)線對(duì)EPCS配置芯片的控制權(quán)進(jìn)行控制或釋放。當(dāng)系統(tǒng)上電后，CPLD器件首先對(duì)EPCS配置芯片表現(xiàn)為釋放狀態(tài)，而FPGA則執(zhí)行EPCS配置芯片的數(shù)據(jù)讀取操作，即FPGA的配置過程是：FPGA通過nCSO管腳置EPCS配置芯片的nCS信號(hào)線為低電平，并通過ASDO管腳向EPCS發(fā)送控制命令和地址，然后在DCLK的上升沿，由配置芯片通過DATA0信號(hào)線將配置程序和數(shù)據(jù)發(fā)送到FPGA，在程序發(fā)送完畢以后，CONF_DONE由低電平變?yōu)楦唠娖?，隨后進(jìn)行FPGA初始化并進(jìn)入工作狀態(tài)。
當(dāng)需要進(jìn)行系統(tǒng)重構(gòu)時(shí)，可由上位機(jī)向DSP器件發(fā)送控制命令以進(jìn)行系統(tǒng)的重構(gòu)操作。系統(tǒng)重構(gòu)的流程圖如圖3所示，整個(gè)過程包括以下幾個(gè)步驟：

(1)上位機(jī)發(fā)送重構(gòu)命令后，由DSP通過串口向CPLD器件發(fā)送控制選通命令字符串，命令經(jīng)CPLD器件解析后將nCONFIG信號(hào)線置為低電平，并將nCE信號(hào)線置為高電平，從而取得對(duì)EPCS配置器件的nCS、DCLK、ASDI、DATA管腳的掌控權(quán)。此時(shí)，F(xiàn)PGA可釋放對(duì)EPCS的掌控權(quán)，但不讀取EPCS的配置程序數(shù)據(jù)。