基于FPGA的簡易頻譜分析儀

3 理論分析
3．1 數(shù)字下變頻FFT
隨著高速A／D轉(zhuǎn)換和DSP技術(shù)的發(fā)展，數(shù)字下變頻的快速傅里葉變換FFT(Fast Fourier Transform)技術(shù)能夠有效減少傳統(tǒng)FFT技術(shù)存在的內(nèi)存不足。在高中頻、高采樣率系統(tǒng)中實現(xiàn)信號頻譜的高分辨率、低存儲量和低運算量，從而極大提高系統(tǒng)的實時性。

圖2為基于數(shù)字下變頻的FFT技術(shù)的實現(xiàn)原理框圖。
3．2 直接數(shù)字頻率合成器DDS原理
用直接數(shù)字頻率合成器DDS(Direct Digital Synthesiz-er)原理實現(xiàn)掃頻信號的信號源主要由參考頻率源、相位累加器、正弦波采樣點存儲RAM、數(shù)模轉(zhuǎn)換器及低通濾波器構(gòu)成。設(shè)參考頻率源頻率為fclk，計數(shù)容量為2N的相位累加器(N為相位累加器的位數(shù))，若頻率控制字為M，則DDS系統(tǒng)輸出信號的頻率為fout=fclk/2N×M，而頻率分辨率為△f=fclk/2N。為達到輸出頻率范圍為5 MHz的要求，考慮到實際低通濾波器性能的限制，fclk為200 MHz，相位累加器的位數(shù)為32位。其中高10位用做ROM地址讀波表(1個正弦波周期采樣1 024個點)，頻率控制字也為32位，這樣理論輸出頻率滿足要求。

4 系統(tǒng)硬件設(shè)計
4．1 AGC電路
輸入信號經(jīng)高速A／D采樣，信號幅度必須滿足A／D的采樣范圍，最高為2-3V，因此該系統(tǒng)設(shè)計應(yīng)加AGC電路。AGC電路采用AD603型線性增益放大器。圖3為AGC電路。

4．2 A／D轉(zhuǎn)換電路
ADS2806是一款12位A／D轉(zhuǎn)換器，其特點為：無雜散信號動態(tài)范圍(SFDR)為73 dB；信噪比(SNR)為66 dB；具有內(nèi)部和外部參考時鐘；采樣速率為32 MS／s。圖4為ADS2806的電路。為使A／D轉(zhuǎn)換更穩(wěn)定，在A／D轉(zhuǎn)換器的電源引腳上增加濾波電容，抑制電源噪聲。該電路結(jié)構(gòu)簡單，在時鐘CLK的驅(qū)動下，數(shù)據(jù)端口實時輸出數(shù)據(jù)，供FPGA讀取。