基于FPGA的高速SDRAM控制器的視頻應(yīng)用
加入技術(shù)交流群
當(dāng)要求寫(xiě)SDRAM時(shí)，控制狀態(tài)機(jī)的狀態(tài)由c_tRCD2跳變到c_WR狀態(tài)，發(fā)出寫(xiě)命令。SDRAM控制器會(huì)在發(fā)寫(xiě)命令的同時(shí)將本次突發(fā)數(shù)據(jù)的第一個(gè)數(shù)據(jù)送到總線上，接著是三個(gè)周期的狀態(tài)：c_tDAL1、c_DAL2、c_tDAL3，之后回到c_idle狀態(tài)。這樣完成了寫(xiě)數(shù)據(jù)的一次循環(huán)，剛好需要 8個(gè)周期。在回到c_idle狀態(tài)后即可啟動(dòng)下一次寫(xiě)數(shù)據(jù)傳輸，這時(shí)狀態(tài)機(jī)跳到c_ACT狀態(tài)，發(fā)出激活另一個(gè)bank的某一行的命令，然后經(jīng)過(guò)兩個(gè)周期后，此時(shí)上一次寫(xiě)操作的數(shù)據(jù)突發(fā)長(zhǎng)度剛好結(jié)束。下一個(gè)周期狀態(tài)變成c_WR，發(fā)下一次的寫(xiě)命令，同時(shí)將這一次突發(fā)長(zhǎng)度的第一個(gè)數(shù)據(jù)放到SDRAM數(shù)據(jù)總線上……如此循環(huán)，可以完成長(zhǎng)度是1280的連續(xù)數(shù)據(jù)的寫(xiě)入。這個(gè)循環(huán)如何結(jié)束呢?當(dāng)發(fā)了最后一個(gè)突發(fā)寫(xiě)命令后，狀態(tài)機(jī)回到c_idle時(shí)，即可停止循環(huán)，不再進(jìn)入激活狀態(tài)?？傊ㄟ^(guò)控制這個(gè)狀態(tài)機(jī)可以完成長(zhǎng)度是8的倍數(shù)的連續(xù)數(shù)據(jù)讀寫(xiě)?？刂茽顟B(tài)機(jī)還有實(shí)現(xiàn)刷新操作的功能，當(dāng)要求對(duì)SDRAM進(jìn)行刷新操作時(shí)，控制狀態(tài)機(jī)的狀態(tài)會(huì)跳變到c_AR，SDRAM控制器會(huì)依此發(fā)出刷新命令。然后狀態(tài)機(jī)跳變到c_tRFC狀態(tài)等待刷新操作的結(jié)束。當(dāng)刷新操作結(jié)束后，狀態(tài)機(jī)將恢復(fù)到c_idle。這樣就完成了一次刷新操作。如果需要多次刷新，就可以連續(xù)進(jìn)行多次這樣的循環(huán)。
2．3 SDRAM控制器的綜合
本設(shè)計(jì)使用的SDRAM芯片是MT48LC2M3282，FPGA芯片是cyclone的EP1C6Q240C6。綜合工具是QuartusII 6．0。綜合的結(jié)果是邏輯單元使用了170個(gè)，占總資源的3％;工作頻率最高可以達(dá)到240．10 MHz，滿足項(xiàng)目要求。本文引用地址：http://m.butianyuan.cn/article/191928.htm
3 代碼的仿真測(cè)試
本設(shè)計(jì)的仿真工具是Modelsim6.1f，部分仿真測(cè)試波形見(jiàn)圖5。圖中描述了讀一行數(shù)據(jù)的時(shí)序圖，在開(kāi)始突發(fā)寫(xiě)數(shù)據(jù)后，SDRAM的數(shù)據(jù)總線sdr_DQ上的數(shù)據(jù)沒(méi)有被中斷。這個(gè)表示整個(gè)設(shè)計(jì)達(dá)到了能夠支持超長(zhǎng)數(shù)據(jù)突發(fā)讀寫(xiě)功能，能滿足設(shè)計(jì)要求。
4 結(jié)束語(yǔ)
本文介紹了一種實(shí)現(xiàn)超長(zhǎng)數(shù)據(jù)突發(fā)讀寫(xiě)的設(shè)計(jì)。此設(shè)計(jì)采用切換Bank操作節(jié)約了激活命令所花費(fèi)的時(shí)間；采用自動(dòng)預(yù)沖命令節(jié)約了預(yù)沖命令所花費(fèi)的時(shí)間；采用集中刷新完成了足夠的刷新操作。通過(guò)對(duì)上面操作的組合設(shè)計(jì)，能夠很好地完成超長(zhǎng)數(shù)據(jù)的突發(fā)讀寫(xiě)。在設(shè)計(jì)中，成功地實(shí)現(xiàn)了突發(fā)長(zhǎng)度是1280的數(shù)據(jù)讀寫(xiě)，滿足了項(xiàng)目需求。
評(píng)論