新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的伺服驅動器分周比設計與實現(xiàn)

基于FPGA的伺服驅動器分周比設計與實現(xiàn)

作者: 時間:2009-08-07 來源:網(wǎng)絡 收藏

圖3中,PA205,PB206分別是原始差分信號的A相、B相的輸入引腳。信號經(jīng)QDPF四倍頻后將方向信號和脈沖信號輸出給DF分頻模塊。經(jīng)DF分頻后將脈沖、方向信號輸出給正交脈沖生成模塊OSG,產(chǎn)生帶相位的正交信號,最后從PA119,PB120反饋到CNC。下面對主要模塊做分別介紹。
四倍頻模塊QDPF:正交信號的四倍頻方法有很多種,在很多資料中都涉及,在此不做詳細介紹。
分頻模塊DF按照初始化配置的分周比或者預先設定的分周比,對輸入CLK_IN引腳的脈沖序列分頻。內(nèi)部的增、減計數(shù)器根據(jù)輸入DIR_IN引腳的方向信號對輸入脈沖進行增(DIR_IN=1)或減(DIR_IN=0)計數(shù),增計數(shù)至正閾值時輸出一個脈沖和正方向信號(DIR_OUT=1),減計數(shù)至負閾值是輸出一個脈沖和負方向信號(DIR_OUT=0)。若計數(shù)值在正、負閾值之間時,不論電機反向,還是在閾值見抖動,即方向反復變化,輸出方向信號都保持不變。這是能正確實現(xiàn)分頻的關鍵,如果這一步處理不好,電機定位后可能會出現(xiàn)不斷向CNC發(fā)脈沖的情況。以三分頻為例,即計數(shù)器增計數(shù)至3后輸出一個正脈沖(正方向信號+脈沖),計數(shù)器減計數(shù)至-3后輸出一個負脈沖(負方向信號+脈沖)。計數(shù)值在(-3,3)時,計數(shù)器只對脈沖計數(shù)而不輸出。對QDPF 的仿真結果如圖4所示。

伺服電機相關文章:伺服電機工作原理




關鍵詞: FPGA 伺服驅動器

評論


相關推薦

技術專區(qū)

<track id="yb7zi"><center id="yb7zi"></center></track>