新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于TCA785和FPGA的觸發(fā)器設(shè)計(jì)

基于TCA785和FPGA的觸發(fā)器設(shè)計(jì)

作者: 時(shí)間:2009-03-20 來(lái)源:網(wǎng)絡(luò) 收藏

設(shè)計(jì)輸入包括使用硬件描述語(yǔ)言HDL、狀態(tài)圖與原理圖輸入三種方式。HDL設(shè)計(jì)方式是現(xiàn)今設(shè)計(jì)大規(guī)模數(shù)字集成電路的良好形式,HDL語(yǔ)言描述在狀態(tài)機(jī)、控制邏輯、總線功能方面較強(qiáng),使其描述的電路能在特定綜合器的作用下較好地實(shí)現(xiàn)具體硬件單元;而原理圖輸入在頂層設(shè)計(jì)、數(shù)據(jù)通路邏輯、手工最優(yōu)化電路等方面具有圖形化強(qiáng)、單元節(jié)儉、功能明確等特點(diǎn)。常用方式是以HDL語(yǔ)言為主、原理圖為輔進(jìn)行混合設(shè)計(jì),以發(fā)揮二者各自特色。

(2)功能仿真

使用設(shè)計(jì)軟件包對(duì)己實(shí)現(xiàn)的設(shè)計(jì)進(jìn)行完整測(cè)試,模擬實(shí)際物理環(huán)境下的工作情況。前仿真是指僅對(duì)邏輯功能進(jìn)行測(cè)試模擬,以了解其實(shí)現(xiàn)的功能是否滿足原設(shè)計(jì)的要求。仿真過(guò)程沒(méi)有加入時(shí)序信息,不涉及具體器件的硬件特性,如延時(shí)特性。

(3)綜合

針對(duì)給定的電路實(shí)現(xiàn)功能和實(shí)現(xiàn)此電路的約束條件,如速度、功耗、成本及電路類型等,通過(guò)計(jì)算機(jī)進(jìn)行優(yōu)化處理,獲得一個(gè)能滿足上述要求的電路設(shè)計(jì)方案。綜合的結(jié)果則是一個(gè)硬件電路的實(shí)現(xiàn)方案。該方案必須同時(shí)滿足預(yù)期的功能和約束條件。對(duì)于綜合來(lái)說(shuō),滿足要求的方案可能有多個(gè),綜合器將產(chǎn)生一個(gè)最優(yōu)的或接近最優(yōu)的結(jié)果。因此,綜合的過(guò)程也就是設(shè)計(jì)目標(biāo)的優(yōu)化過(guò)程,最后獲得的結(jié)構(gòu)與綜合器的工作性能有關(guān)。

(4)布局與布線

從映射取出定義的邏輯和輸入輸出塊,并把它們分配到內(nèi)部的物理位置,通?;谀撤N先進(jìn)的算法完成;布線是指利用自動(dòng)布線軟件使用布線資源選擇路徑試著完成所有的邏輯連接。因?yàn)樽钚碌脑O(shè)計(jì)實(shí)現(xiàn)工具是時(shí)序驅(qū)動(dòng)的,因此可以使用約束條件操作布線軟件,完成設(shè)計(jì)規(guī)定的性能要求。在布局布線過(guò)程中,可同時(shí)提取時(shí)序信息形成報(bào)告。

(5)時(shí)序仿真

在布局布線后,提取有關(guān)的器件延遲、連線延時(shí)等時(shí)序參數(shù),并在此基礎(chǔ)上進(jìn)行的仿真稱為后仿真,它是接近真實(shí)器件運(yùn)行的仿真。

(6)下載驗(yàn)證

下載是在功能仿真與時(shí)序仿真正確的前提下,將綜合后形成的位流下載到具體的芯片中,也叫芯片配置。設(shè)計(jì)有兩種配置形式:直接由計(jì)算機(jī)經(jīng)過(guò)專用下載電纜進(jìn)行配置;由外圍配置芯片進(jìn)行上電時(shí)自動(dòng)配置。FPGA具有掉電信息丟失的性質(zhì),因此可以先將文件下載到緩存中,然后再將其燒錄到配置芯片中,將文件下載到FPGA器件內(nèi)部后進(jìn)行實(shí)際器件的物理測(cè)試即為電路驗(yàn)證,當(dāng)?shù)玫秸_的驗(yàn)證結(jié)果后就證明了設(shè)計(jì)的正確性。

2.3 數(shù)字化雙脈沖觸發(fā)電路設(shè)計(jì)

要求實(shí)現(xiàn)一個(gè)相位隨著參考電壓移動(dòng)的雙脈沖信號(hào):當(dāng)參考電壓在3.3V和8.7V之間變化時(shí),雙脈沖信號(hào)的相位隨著參考電壓的變化而變化。

本文選用Libero IDE v6.2軟件進(jìn)行程序輸入和仿真,設(shè)計(jì)電路。主要設(shè)計(jì)步驟如下:

(1)前仿真

這一步對(duì)描述的電路進(jìn)行仿真。首先,用WaveFormer Lite為這個(gè)設(shè)計(jì)產(chǎn)生一個(gè)激勵(lì),然后調(diào)用這個(gè)激勵(lì)文件進(jìn)行仿真。其輸入波形如圖5所示。

選擇Simulate>Run>Run All進(jìn)行仿真,選擇Wave窗口的大小及最小單位,選擇最佳的觀察波形,其仿真波形如圖6所示。

(2)反饋仿真

由于后仿真軟件不支持延時(shí)系統(tǒng),即不支持程序中的transport語(yǔ)句,這也是該程序不夠完善的地方。在正常情況下,后仿真基本不可能錯(cuò)誤,對(duì)此,進(jìn)行兩種設(shè)計(jì)方法的嘗試:



關(guān)鍵詞: FPGA TCA 785 觸發(fā)器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉