新聞中心

EEPW首頁 > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 基于GPS的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于GPS的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2013-08-28 來源:網(wǎng)絡(luò) 收藏

2 設(shè)計(jì)
以FPGA作為控制器,芯片選用Altera公司的EP3C25E144C8,內(nèi)部具有豐富的邏輯資源。開發(fā)平臺(tái)是Quartus II集成開發(fā)環(huán)境,采用Vetilog HDL語言對(duì)各功能模塊進(jìn)行邏輯描述,并完成了邏輯編譯、邏輯化簡(jiǎn)、綜合及優(yōu)化、邏輯布局布線,并使用Modelsim、Signalnap II進(jìn)行邏輯仿真,實(shí)現(xiàn)的設(shè)計(jì)要求,系統(tǒng)的原理框圖如圖2所示。

本文引用地址:http://m.butianyuan.cn/article/192756.htm

c.JPG


2.1 數(shù)字鎖相環(huán)
的頻率調(diào)整功能是靠數(shù)字鎖相環(huán)(DPLL)實(shí)現(xiàn)的,同模擬鎖相環(huán)類似,它屬于閉環(huán)的控制系統(tǒng),由鑒相器(PD)、環(huán)路濾波器(LPF)、D/A轉(zhuǎn)換器、壓控(OCXO)組成。系統(tǒng)啟動(dòng)后,在FPGA內(nèi)部,數(shù)字鑒相器模塊首先以接收機(jī)輸出的10 kHz時(shí)鐘信號(hào)作為基準(zhǔn)源,對(duì)整形并經(jīng)過分頻后的10 kHz信號(hào)進(jìn)行快速鑒相,用恒溫晶振倍頻后的300 MHz時(shí)鐘對(duì)相位差進(jìn)行量化,得到具體的超前或滯后數(shù)據(jù),進(jìn)而傳遞給環(huán)路濾波器模塊,設(shè)置抖動(dòng)門限參數(shù),若相位超前或滯后量達(dá)到門限值,則迅速通過D/A轉(zhuǎn)換器,對(duì)晶振的壓控端電壓進(jìn)行相應(yīng)調(diào)節(jié)。此方法可令晶振頻率快速接近10 MHz,但是恒溫晶振頻率的改變需有一定的響應(yīng)時(shí)間,快速調(diào)整壓控端的電壓會(huì)產(chǎn)生過調(diào)現(xiàn)象,頻率穩(wěn)定度不佳。

d.JPG


為進(jìn)一步提高晶振頻率的精度與穩(wěn)定性,結(jié)合恒溫晶振短期穩(wěn)定度高的特點(diǎn),在數(shù)字鑒相器模塊中,以的1PPS信號(hào)為基準(zhǔn),測(cè)量1PPS與恒溫晶振分頻出的1Hz信號(hào)的相位差。依據(jù)沒有累積誤差的優(yōu)點(diǎn),在環(huán)路濾波器模塊中采用滑動(dòng)平均濾波法來降低GPS秒脈沖對(duì)測(cè)量帶來的干擾,設(shè)計(jì)FIFO存儲(chǔ)器來配合計(jì)算出最近200 s的平均相位差,通過不斷對(duì)比短時(shí)的相位差及長(zhǎng)時(shí)的平均相位差,分析相位差的長(zhǎng)期與短期變化動(dòng)態(tài),實(shí)時(shí)調(diào)節(jié)恒溫晶振的控制電壓,保證晶振輸出穩(wěn)定且準(zhǔn)確的10 MHz時(shí)鐘信號(hào)。晶振頻率調(diào)整的過程如圖3所示,此方法簡(jiǎn)單實(shí)用,可有效抑制1PPS抖動(dòng)對(duì)晶振造成的影響。
2.2 電路設(shè)計(jì)
D/A芯片選用TI公司TLV5616,它是低功耗單片12位串行數(shù)模轉(zhuǎn)換器,分辨率為4096,該芯片采用三線制(SCLK、SYNC、DIN)串行接口,SCLK方波信號(hào)為下降沿時(shí),TLV5616讀取DIN的電平信號(hào),轉(zhuǎn)化成相應(yīng)的電壓送往恒溫晶振,用于晶振的微調(diào),晶振頻率調(diào)整硬件電路如圖4所示。

e.JPG


2.3 授時(shí)功能
在許多現(xiàn)實(shí)的應(yīng)用中需要毫秒、微秒、納秒等這些更小的時(shí)間單位量,但是GPS接收機(jī)一般只能提供最小時(shí)間單位為秒的UTC時(shí)間,本系統(tǒng)在GPS基礎(chǔ)上設(shè)計(jì)了授時(shí)功能。

f.JPG


授時(shí)工作流程如圖5所示,系統(tǒng)在FPGA中設(shè)計(jì)串口數(shù)據(jù)模塊來接收GPs的SD01管腳發(fā)出的GPRMC格式數(shù)據(jù),并將其存放在FPGA內(nèi)部的雙口RAM中,通過串口數(shù)據(jù)模塊及數(shù)字鑒相器模塊可以判斷GPS接收機(jī)是否正常工作。若識(shí)別出準(zhǔn)確的UTC時(shí)間和1PPS信號(hào)后,授時(shí)模塊迅速從RAM中提取最新時(shí)間數(shù)據(jù)進(jìn)行處理,得到初始時(shí)間值,當(dāng)下一個(gè)1PPS上升沿到來后,系統(tǒng)在初值的基礎(chǔ)上開始完全依靠高穩(wěn)恒溫晶振自行走時(shí),并每隔5秒與準(zhǔn)確的1PPS信號(hào)進(jìn)行校對(duì),如果發(fā)現(xiàn)本系統(tǒng)的時(shí)間與1PPS不同步,那么系統(tǒng)時(shí)間將會(huì)短暫停滯或快速跳進(jìn),達(dá)到與1PPS同步,保證時(shí)間信息輸出的連續(xù)性與準(zhǔn)確性;若GPS接收機(jī)非正常輸出1PPS信號(hào),則不進(jìn)行校對(duì),直到1PPS正常后再恢復(fù)校對(duì)功能。

晶振相關(guān)文章:晶振原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉