基于FPGA的MELP混合線性碼激勵的系統(tǒng)框架介紹

為便于程序的調(diào)試，擴(kuò)充了RS-232串口，可與計(jì)算機(jī)串口直接互聯(lián)。8 MB容量的SDRAM可為Nios II軟核處理器運(yùn)行嵌入式操作系統(tǒng)提供所需的存儲空間，2 MB容量的Flash也可為MELP的軟件編制提供存儲空間。WM8731音頻芯片提供快速的音頻編解碼數(shù)據(jù)碼流，并向揚(yáng)聲器傳輸解碼后的數(shù)據(jù)流。

WM8731是一個(gè)低功耗的立體聲Codec芯片，內(nèi)部集成了耳機(jī)放大功能，因此，WN8731也可以應(yīng)用于MD、DAT等設(shè)備[7];內(nèi)建了24 bit(multi-bit)Σ-Δ三角模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換，ADC和DAC都使用了超采樣數(shù)字插值技術(shù);支持?jǐn)?shù)字音頻的位數(shù)可以是16 bit~32 bit，采樣率從8 kHz~96 kHz;立體聲音頻輸出帶有數(shù)據(jù)緩存和數(shù)字音量調(diào)節(jié)，WM8731通過2~3根的串行接口進(jìn)行控制，可工作于主從模式。在3.3 V信號電壓時(shí)ADC可以達(dá)到90 dB的信噪比，1. 8 V信號電壓時(shí)ADC可以達(dá)到85 dB的信噪比。3.3 V信號電壓時(shí)的DAC信噪比可以達(dá)到100 dB，1.8 V信號電壓時(shí)DAC信噪比也有95 dB。ADC和DAC的頻率響應(yīng)都在8 kHz~96 kHz之間，可以有選擇地使用ADC的高通濾波。一般情況下，WM8731都是在專業(yè)聲卡領(lǐng)域中使用。

各芯片之間的互聯(lián)通過引線連接到FPGA的IO腳。Nios II處理器的內(nèi)部總線通過定義引腳連到IO，這樣需要連接到Avavon總線的芯片可通過IO腳連到總線上。圖3所示為WM8731CODEC芯片與主芯片FPGA的連接。

串口方面，SDRAM及Flash使用Nios II自帶的基于Avalon總線的軟IP。

本文討論了MELP混合線性碼激勵的FPGA實(shí)現(xiàn)的硬件構(gòu)成，介紹了硬件主要組成芯片及MELP編解碼的主要框架，可以用于下一步軟件程序的編制。