B類LXI儀器總線同步觸發(fā)技術(shù)

在圖4中，最簡(jiǎn)單的IEEEl588實(shí)現(xiàn)包括在網(wǎng)絡(luò)協(xié)議堆棧頂端的應(yīng)用層加上通用的時(shí)間戳，實(shí)現(xiàn)過程中會(huì)出現(xiàn)最大的協(xié)議堆棧延遲波動(dòng)，會(huì)產(chǎn)生最大偏差，這種情況下最差精度將被引入到時(shí)間戳中。并且在不同的操作系統(tǒng)中，偏差值會(huì)在幾百微秒到毫秒之問，嚴(yán)重影響同步精度。
第二種是在中斷層實(shí)現(xiàn)時(shí)間戳，其實(shí)現(xiàn)精度比應(yīng)用層更高，但實(shí)現(xiàn)難度也隨之增大。硬件輔助的方式可以得到最精確的同步時(shí)鐘，產(chǎn)生的時(shí)間戳和物理層總線上事件的非常接近。使用專用以太網(wǎng)收發(fā)芯片的實(shí)現(xiàn)方案就是以這種方法實(shí)現(xiàn)PTP協(xié)議的，從而為得到最高的同步精度打好堅(jiān)實(shí)基礎(chǔ)。

3 基于專用芯片DP83640的實(shí)現(xiàn)方案
通過上述的分析得知，基于專用網(wǎng)絡(luò)芯片的方案能獲得最高的實(shí)時(shí)同步精度，同時(shí)又能簡(jiǎn)化設(shè)計(jì)。其中DP83640就是其中的典型代表。
DP83640是NS公司在2007年推出的集成有IEEEl588時(shí)鐘協(xié)議的全新網(wǎng)絡(luò)收發(fā)芯片，它呈現(xiàn)如下三個(gè)關(guān)于IEEEl588的關(guān)鍵特性：信息包中包含用于時(shí)間同步的時(shí)間戳、IEEEl588時(shí)鐘產(chǎn)生器、通過GPIO口的同步事件觸發(fā)。并且NS公司還創(chuàng)新性地賦予了它獨(dú)特的特性，其中包括基于錯(cuò)誤預(yù)測(cè)的鏈接質(zhì)量動(dòng)態(tài)監(jiān)測(cè)等。
具體而言，DP83640的特點(diǎn)主要有：支持IEEE1588V1和V2；支持UDP／IPv4和UDP／IPv6；IEEEl588時(shí)鐘同步；8ns時(shí)間戳；12個(gè)觸發(fā)和捕獲IEEEl588的GPIO；可檢測(cè)的低的傳輸和接收時(shí)延；鏈接質(zhì)量動(dòng)態(tài)監(jiān)測(cè)；全雙工／半雙工和10／100Mb／s傳輸；支持雙絞線和光纖接口等等。以上這些也保證了該芯片能很好地滿足B類LXI儀器的同步要求。DP83640的功能模塊框圖詳見圖5。

本方案中采用最為常見的基于ARM9核的S3C2410作為處理器，在數(shù)據(jù)的發(fā)送和接收端采用集成有IEEEl588的網(wǎng)絡(luò)收發(fā)芯片DP83640，兩者之間是MAC層芯片，這里選用AX88196。圖6給出的是S3C2410、AX88196和DP83640的主要連接框圖。在DP83640中，TX_CLK、TXD[0．．3]和TXD_EN共同構(gòu)成了以太網(wǎng)絡(luò)的數(shù)據(jù)發(fā)送接口。TX_CLK在100Mb／s模式下能輸出25MHz的時(shí)鐘信號(hào)，在10Mb／s模式下則能輸出2．5MHz的時(shí)鐘信號(hào)，該時(shí)鐘信號(hào)來(lái)源于25MHz的系統(tǒng)參考時(shí)鐘；同理，RX_CLK、RXD[0．．3]、RX_DV和RX_ER構(gòu)成了以太網(wǎng)絡(luò)的數(shù)據(jù)接收接口，其中不同的是RX_DV和RX_ER反映了接收數(shù)據(jù)的有效或錯(cuò)誤；COL則是用于網(wǎng)絡(luò)中碰撞檢測(cè)的。在處理器端，將地址總線、數(shù)據(jù)總線分別和MAC芯片的地址和數(shù)據(jù)總線相連，實(shí)現(xiàn)數(shù)據(jù)互通，詳見圖6。