基于FPGA的RFID板級標(biāo)簽設(shè)計與實現(xiàn)

3 RFID板級標(biāo)簽驗證平臺的總體設(shè)計與實現(xiàn)
板級標(biāo)簽主要由模擬射頻和數(shù)字處理2部分組成。圖1為板級電子標(biāo)簽驗證平臺的結(jié)構(gòu)框圖。

模擬射頻部分采用分立元件實現(xiàn)，完成射頻信號的接收，來自RFID讀寫器的信號通過天線和阻抗匹配網(wǎng)絡(luò)，經(jīng)過915 MHz的聲表面濾波器濾波，進行包絡(luò)檢波后，通過一個運放構(gòu)成的一階有源低通濾波器，再由電壓比較器完成高低電平的判決。數(shù)字部分由EP1C6Q240FPGA實現(xiàn)，完成ISO18000-6C協(xié)議處理，EP1C6Q240FPGA接收來自前端的TTL電平，完成PIE解碼、CRC校驗、命令解析、狀態(tài)轉(zhuǎn)移、數(shù)據(jù)存儲、FMO編碼等功能。FMO編碼通過反相散射調(diào)制輸出，改變天線的反射阻抗實現(xiàn)。
數(shù)字基帶部分的設(shè)計在Altera公司的EP1C6Q240FPGA上實現(xiàn)。經(jīng)過對協(xié)議內(nèi)容的深入研究，實現(xiàn)標(biāo)簽數(shù)字部分采用Top-down的設(shè)計方法，首先對電路功能進行詳細(xì)描述，按照功能對整個系統(tǒng)進行模塊劃分；再用Vexilog硬件描述語言進行RTL代碼設(shè)計。數(shù)字基帶結(jié)構(gòu)框圖如圖2所示，它包括譯碼模塊、循環(huán)冗余校驗(Cyclic Redundancy Check，CRC)校驗?zāi)K、狀態(tài)機模塊、CRC產(chǎn)生模塊、存儲器、編碼模塊和時鐘分頻模塊。譯碼模塊接收模擬部分解調(diào)出的命令信號，根據(jù)協(xié)議中規(guī)定的命令格式將信號譯碼成標(biāo)簽數(shù)字部分可識別的二進制數(shù)據(jù)，并發(fā)送到CRC校驗?zāi)K和狀態(tài)機模塊。CRC校驗?zāi)K對收到的命令進行完整性校驗，若確認(rèn)為有效命令，則觸發(fā)狀態(tài)機模塊，控制標(biāo)簽執(zhí)行相應(yīng)操作，如讀寫存儲器、防沖突控制等。處理完成后，則將要發(fā)送的數(shù)據(jù)送至CRC：產(chǎn)生模塊產(chǎn)生相應(yīng)的CRC校驗碼，然后將要發(fā)送的數(shù)據(jù)和校驗碼一起送至編碼模塊，最后由編碼模塊以特定的脈沖形式發(fā)送給模擬部分進行處理后，再采用射頻技術(shù)發(fā)送給讀寫器。