MSP430常見問題與解答

12問：與 FET一起使用所需的 MSP430 JTAG信號有哪些？
隨 MSP-FET430Pxxx 套件一起提供的接口框 ( interface box) 允許調(diào)試軟件與系統(tǒng)內(nèi)器件進行通信。而 MSP-PRGS430 也使用同一個 JTAG 連接（在 MSP-PRGS430 手冊中加以介紹），它僅可用于編程。

13問：與 MSP430引導加載程序進行通信的工具
答： TI 不直接提供可與引導加載程序進行通信的特定工具。應(yīng)用手冊“MSP430 快閃中引導加載程序應(yīng)用的硬件與軟件建議”SLAA096 中包含了已經(jīng)驗證的軟件與電路范例，可以對它們輕松進行構(gòu)建以連接到引導加載程序。應(yīng)用手冊“MSP430 引導加載程序的功能”SLAA089 還包含非常實用的信息。

14問：在 MSP430引導加載程序 (BSL)通信中使用十六進制 80
答： 十六進制 80 在每次傳輸之前均作為同步字符進行發(fā)送。該器件通過十六進制 90 進行確認。然后再發(fā)送數(shù)據(jù)幀。每個幀均以報頭字節(jié) = 十六進制 80 開頭。其它字節(jié)的幀則緊跟在十六進制 80 報頭的后面。MSP430 website上的“MSP430 引導加載程序的功能”應(yīng)用手冊 SLAA089 中定義了 BSL 數(shù)據(jù)幀的正確格式。
對隨“引導加載程序在 MSP430 w/Flash 中的應(yīng)用－硬件與軟件建議”應(yīng)用手冊 SLAA096 一起提供的代碼進行仔細檢查后會發(fā)現(xiàn)，這是最佳的技術(shù)。該應(yīng)用手冊中的軟件與硬件均經(jīng)過測試，證明其可以正常工作。

15問：在何處可以找到 BSDL文件來構(gòu)建 JTAG鏈？
答： 所有 MSP430 均具有僅用于程序開發(fā)與快閃編程的 JTAG 接口。但這個 JTAG 接口并不 完全與 IEEE 1149.1 兼容。例如，任何 MSP430 均沒有邊界掃描單元 (Boundary Scan Cell)。我們僅支持所需的命令 BYPASS，但不支持其它所需的命令：EXTEST 與 SAMPLE/PRELOAD。
結(jié)論：
任何 MSP430 器件都沒有 BSDL 文件。
您不能 將 MSP430 與其它器件一起放入 JTAG 鏈中。

16問：在除 32.768kHz以外的其它晶振頻率下運行 MSP430
答： MSP430x3xx 器件經(jīng)過專門設(shè)計，可以使用 32kHz 鐘表晶振，然后從獨立、內(nèi)部數(shù)字控制振蕩器 (DCO) 生成內(nèi)部高速主時鐘 (MCLK)。MCLK 通過使用內(nèi)部鎖頻環(huán) (FLL) 電路，可以根據(jù)用戶設(shè)定的值在 MSP430x3xx 器件中自動趨于穩(wěn)定。
MSP430x1xx 與 MSP430x4xx 器件具有一個可接受 32kHz 或高速晶振的晶體振蕩器。某些MSP430x1xx 與 MSP430x4xx 另外還有一個僅可接受高速晶振的晶體振蕩器。這可以同時連接一個或兩個晶振，并且每個晶振僅在必要時使用。
MSP430x1xx 與 MSP430x4xx 器件還具有可產(chǎn)生高速時鐘（與任何晶振無關(guān)）的可編程內(nèi)部 DCO。在 MSP430x4xx 器件中，F(xiàn)LL 還可根據(jù)類似于 MSP430x3xx 器件的許多外部 32kHz 晶振使 DCO 趨于穩(wěn)定。

17問：如何處理未使用的 I/O引腳？
答：導致耗流量高于預期值的一個問題是打開輸入。為了防止打開輸入，請對未使用的 I/O 引腳使用以下解決方案之一：
將未使用的 I/O 切換到輸出模式
將未使用的輸入連接到 VCC 或 VSS
通過電阻器將未使用的輸入連接到 VCC 或 VSS
提示：
將未使用的引腳 Test/Vpp 連接到 VSS (GND) 是一種很好的設(shè)計實踐。如果將引腳 Test/Vpp 路由到 JTAG 連接器以進行調(diào)試，則外部下拉電阻器將提高 EMI/EMC 性能。

18問：系統(tǒng)內(nèi)快閃編程或用作EEPROM
答： MSP430 能夠?qū)﹂W存內(nèi)任何位置、系統(tǒng)內(nèi)任何單個位、字節(jié)或字進行編程。即使從快閃執(zhí)行代碼，并且即使程序正從已編程的數(shù)據(jù)段中執(zhí)行代碼，快閃仍可進行系統(tǒng)內(nèi)編程。在編程之前不必擦除數(shù)據(jù)段，但 1s 只能通過編程轉(zhuǎn)換成 0s。在完整的數(shù)據(jù)段上執(zhí)行擦除操作，并且將所有數(shù)據(jù)段中的 bits 擦除為 1s。在從快閃執(zhí)行代碼時，可以進行系統(tǒng)內(nèi)閃存編程或擦除，在執(zhí)行操作的過程中，程序計數(shù)器將在器件數(shù)據(jù)表中指定的持續(xù)時間內(nèi)自動停止。或者，也可以將程序計數(shù)器移到 RAM 中，并在快閃進行系統(tǒng)內(nèi)編程或擦除期間執(zhí)行應(yīng)用程序 － 在這種情況下，代碼將繼續(xù)從 RAM 中全速執(zhí)行。信息存儲器與主內(nèi)存閃存區(qū)域均可用于存儲數(shù)據(jù)或代碼，或者同時存儲這兩者。唯一的區(qū)別在于：信息內(nèi)存由 128 字節(jié)的較小數(shù)據(jù)段組成，而主內(nèi)存則由 512 字節(jié)的數(shù)據(jù)段組成。盡管器件數(shù)據(jù)表中規(guī)定了限制 Vcc 的最小值，但不需要較高的電壓來對快閃進行編程。

19問：使 MSP430的基本時鐘模塊中的DCO保持穩(wěn)定
答： 通過補償電壓、溫度方面的變化以及部件之間的差異，可以對 DCO 頻率進行校準并將其設(shè)定為指定的頻率。通常，低速晶振或外部信號可以通過比較一個低速參考頻率周期內(nèi)出現(xiàn)高速 DCO 時鐘周期的次數(shù)來實現(xiàn)這一點。借助軟件，可以調(diào)整基本時鐘控制寄存器，以便將DCO 的頻率設(shè)置為較慢的晶振或信號的所需倍數(shù)。該器件的數(shù)據(jù)表詳細介紹了 DCO 的工作范圍。

20問：哪種晶振可與 MSP430一起使用？
答： 32.768kHz 晶振與 MSP430 一起使用時需要遵循的重要規(guī)格是：
負載電容
注：有效負載電容
晶振制造商通常會在晶振的數(shù)據(jù)表中定義有效負載電容。從電子學角度來說，電容器以串行方式連接到引腳XIN 與XOUT上，這時有效負載電容為：
C(eff) = {C(XIN) ? C(XOUT)}/{C(XIN) + C(XOUT)}
因此，晶振的數(shù)據(jù)表中規(guī)定12pF的有效負載電容要求在每個引腳XIN 與 XOUT上具有22pF（2 * 12pF = 24pF = 22pF + 2pF 寄生電容）。 MSP430x1xx 與 MSP430x3xx 系列為32kHz振蕩器提供了約12pF的固定集成負載電容器，并且無需任何其它外部負載電容器即可支持需要6pF有效負載電容的晶振。高頻率 XTAL 振蕩器無內(nèi)置負載電容器。 MSP430x4xx 系列為低頻率與高頻率模式下的LFXT1 振蕩器提供了軟件可選的集成負載電容器。該器件數(shù)據(jù)表中提供了可選值。XT2 振蕩器沒有任何內(nèi)置負載電容器。
ESR
為了確保振蕩器操作穩(wěn)定，MSP430x1xx 與MSP430x3xx 系列均需要ESR < 50kOhm的32kHz晶振。MSP430x4xx 系列的低功耗振蕩器需要 ESR < 100kOhm的 32kHz 晶振。 高頻率晶振的建議 ESR 值是 <= 40Ohms（頻率為8MHz時）。與建議的最大值相比，ESR的值越低，振蕩器啟動性能與穩(wěn)定性也越好。
設(shè)計考慮事項：
使晶振、外部電容器（如果有）與 MSP430 之間的信號線盡可能保持最短。當非常低的電流通過MSP430晶振振蕩器時，如果線路太長，會使它對 EMC、ESD 與串擾產(chǎn)生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。
如果MSP430在插座中：請注意插座會給振蕩器增加寄生電容。
盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置。
當心晶振和地的走線
將晶振外殼接地
當 VCC < 2.5 V 時，MSP430x1xx 的 LFXT1 振蕩器要求在LF模式下使用從XOUT 到 VSS 的 5.1MOhm 電阻器。

21問：處理多個同時發(fā)生的外部中斷
答：是的，只要確定了最低要求的中斷事件脈寬，MSP430 就永遠不會丟失中斷。即使已經(jīng)接受了中斷請求并為其提供了服務(wù)，也應(yīng)保留這些多個源中斷的標記，因此，每個得到服務(wù)的標記都必須在其相應(yīng)的中斷服務(wù)例程內(nèi)重新進行設(shè)定。這會導致 CPU 識別出其余的暫掛中斷。

22問： MSP430：電流高于期望值！
答： 導致耗流量高于預期值的一個問題是未使用的輸入。為了避免這一問題，所有未使用的 I/O引腳都必須保留打開狀態(tài)，并切換到端口功能，保持與輸出配置相同的方向。器件用戶指南的系統(tǒng)復位、中斷與操作模式一章的連接未使用引腳一節(jié)中列出了所有未使用引腳的正確終止。
提示：
將未使用的 Test/Vpp 引腳連接到 Vss (GND) 是一種很好的設(shè)計實踐。如果需要將此引腳路由到JTAG 連接器以進行調(diào)試，則外部下拉電阻器將提高 EMI/EMC 性能。